Ячейка вычислительной среды

ОПИИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик(61) Дополнительное к авт, саид-ву(22) Заявлено 20276(21) 2327345/18-24с присоединением заявки Мо(23) Приоритет -Опубликовано 25,10,79, Бюллетень Ио 3 51)М. 1(л.2 6 Г 7/ рствениый комитетсссрелам изобретенийи открытий по д 681,32 (088.8 писания 25,10,79 та опубликова(72) Автор изобрете И 1 иши 1) Заявитель я АН СССР 1 нс ти тематики Сибирского отд(54) ЯЧЕИКА ВЫЧИСЛИТЕЛЬИОИ СРЕ отно й те ения ого ешен ч и ких о в ячейку па входи эле- маркер- егистра изобретение сится к автоматикеи вычислительно хнике и предназначено для постро вычислительнойсреды (однородн процессора), ориен тированной на р ие информационнологических зада массовое выполнение арифметичес операций.Известна ячейка вычислительной среды, содержащая блоки хранения и обработки информации, группы элементов И, ИЛИ 1.Однако она отличается низким быстродействием.Наиболее близким техническим решением к изобретению является ячейка вычислительной среды, содержащая элемент хранения информации, информационные выходы которого соединены с первой группой входов блока сравнения, вторая группа входов которого соединена с первой группой информационных входов ячейки, входы записи и входы управления элемента хранения информации соединены соответственно со входами записи и первой группой входов управления ячейки, дополнитель. ный вход управления элемента хранения информации соединен с выходом маркер- ного триггера и первым входом сдвигового регистра, выходы блока сравнения и элемента хранения информации соединены соответственно со вторым и третьим входами сдвигового регистра, управляющие и информационные входы которого подключены соответственно ко второй группе входов управления и второй группе информационных входов ячейки, причем выход сдвигового регистра подключен к первому входу блока локализации 2.Вычислительная среда, построенная на базе такого элемента, обладает недостаточным быстродействием, потому что при решении информационно-логических задач возникает необходимость обработки многозначного отве- та, так как в активном состоянии могут находиться несколько элементов, а в указанной вычислительной среде в одно и то же время можно выполнять либо операцию поисха слов, совпадающих с заданным признаком, либо вывод инф рмации.Целью изобретения является повышение быстродействия ячейки.Это достигается тем, чтовведены три элемента И, групных элементов И, элемент ИЛИмент задержки, причем выходыного триггера и сдвигового рсоединены соотнетстненно с первыми вторым входами первого элемента И,выход которого подключен к четвертому входу сдвигового регистра, а ныхОды блока сравнения и сдвиговогогистра соединены с первыми входамиоответстненно второго и третьегоэлементов И. выходы группы входныхэлементов И через элемент ИЛИ соединены с. первым входом маркерного триггера, причем первые входы входных эле Пментов И соединены с третьей группойинформационных входов ячейки, а нторЫе входы второго, третьего и входных элементов И соединены с третьейгруппой входов управления ячейки, нто рой вход маркерного триггера соединенс шиной сдвига ячейки, выход маркернОго триггера через элемент задержкиподключен ко второму входу блока локализации, третий вход которого соединен с входом локализации ячейки,а выходы блока локализации соединеныс выходами ячейки.К тому же, блок локализации содержит дне параллельно соединенныхпары последовательно включенных транзйсторов, коллекторы первых транзисторов обеих пар подключены к перво:,Ишйне питания и через резистор подключены ко второй шине питания, базы .0соответственно к первому и второмувходам блока локализации, эмиттерывторых транзисторов обеих пар подключены к шинам нулевого потенциала, абазы соединены с шиной смещения.На фиг. 1 дана структурная схемаУСтройства; на фиг. 2 - блок локализации, пример выполнения,Устройство содержит блок 1 сранне ння, элемент 2 хранения информации,сдвиговый регистр 3, маркерный триггЕр 4, элемент 5 задержки, блок блокализации, первый, второй и третийэлементы И 7, 8 и 9 соответственно,группу входных элементов И 10, 11 и12, элемент ИЛИ 13, первую группу информационных входов 14, входы 15 запйси, первую группу входов 16 управления, вторую группу информационныхвходов 17, вторую группу входов 18УПравления, шину 19 сдвига, третью-группу входов управления 20 и 21,третью группу информационных нходов22, вход 23 локализации ячейки,Блок локализации имеет выходы24 и 25 ячейки, резистор 26, вторуюшину 27 питания, первую шину 28 питания, пФрный вход 29 блока локализации, нторой вход 30 блока локализации, шину 31 смещения,Устройство работает следующимобразом. 60Основными режимами функционирования вычислительной среды являются:лбкализация неисправных ячеек; вводинформации; вычисление; вывод информации. 65 Режим локализации предназначен дляустранения влияния неисправных ячееквычислительной среды на исправные.Локализация неисправных ячеек осущест"нляется без обнаружения их местоположения в среде, т,е. автоматически.Локализация основана на отключениинеисправной ячейки от шины питания,В зависимости от вида неисправностилокализация ее производится либо спомощью блока локализации неисправной ячейки, если и ней исправен блоклокализации, либо блоками локализации соседних ячеек, если в отказавшем элементе неисправен блок локализации. Локализация неисправных ячеекосуществляется путем подачи соответствующих наборов сигналов, образующих автоматический контрольно-локализуюший тест, на управляющие нходывычислительной среда, При этом вторые транзисторы необходимо открытьсигналом, подаваемым на вход 31. Поддействием сигналов неисправности,возникающих в вычислительной среде наньходе сднигового регистра и на выходе элемента 5 задержки, открываютсяпервые транзисторы, а н результатепротекания тока через резистор 26происходит размыкание шин 27 и 28,т.е, отключение ячейки среды от питающих шин.После выполнения локализации неисправных элементов произнодится вводинформации в среду. В процессе вводан элементы хранения информации ячееквычислительной среды записываютсяисходные данные и программа работысреды в целом.В данном случае параллельно с записью информации н ячейки среды можно осущестнлять и считывание информации с ячеек, так как имеются дна сдвиговых регистра. Если маркерный триггер 4 находится н состоянии фф 1 фф,то н память ячейки можно записать информационно и считать ее с помощьюсднигоного регистра. При этом, недожидаясь появления считанных сигналов, можно осуществлять запись (илисчитывание) информации с других ячеек,Для более ясного представления о функционировании вычислительной среды рассмотрим решение следующей задачи,Пусть требуестя отыскать в вычислительной среде, содержащей М ячеек, нсе числа а хранящиеся н блоках памяти элементов среды и удовлетворяю шие, например, условию х ( а, схРешение задачи складывается из трех этапов.На первом этапе на входы 14 всехячеек среды подаются х 1 и управляющиесигналы, определяющие настройку блока сравнения на выполнение отношениябольше или равно . Во всех тех ячейках, в которых выполняется условие а, ) х на выходе блока сравнения появится сигнал 1, который записывается в регистр 3 путем пода-чи соответствующего управляющего сиг" 5нала на один из входов 18.На втором этапе на входы 14 всех ячеек среды подаются число х 2 и управляющие сигналы, определяющие настройку блока сравнения на выполнение 10 отношения меньше. Во всех тех ячейках, в которых выполняется условие а; ( х , на входе блока сравнения появится сйгнал 1, который записывается в маркерный триггер путем подачи соответствующего сигнала на уп. равлякщий вход 21 элемента И 8. На входах элемента И 7 сигнал 1 будет в тех ячейках, содержимое памяти которых удовлетворяет условию х,ас 2 О (х 2, Сигнал с выхода элемента И 7 переписывается в регистр 3 (предварительно он устанавливается в О) и далее в маркерный триггер 4 (предварительно он также устанавливается 25 в 11 О )На третьем этапе осуществляется параллельное считывание информации. Вывод информации производится путем подачи управляющих сигналов на входы 16 - 19.Если через Т обозначить время считывания информации с одной ячейки, т.е. время прохождения сигналов с выходов элемента 2 до выходов 24, то время решения рассматриваемого типа задач определяется выводом реэуль;гатов и составляет /М Т,где п. - размерность среды, а М - ее емкость (число ячеек) .Таким образом, решение задачи на 40 одномерной среде требует М тактов, на двумерной - 1(М тактов, а на трех-. мерной - ЪМ тактов и, по-видимому, не может быть существенно уменьшено.45Формула изобретения1. Ячейка вычислительной среды, содержащая элемент хранения инфор О мации, информационные выходы которого соединены с первой группой входов блока сравнения, вторая группа входов которого соединена с первой группой информационных входов ячейки, входы записи и входы управления элемента хранения информации соединены соответственно со входами записи и первой группой входов управления ячейки, дополнительный вход управления элемента хранения информации соединен с выходом маркерного триггера и первым входом сдвигавого регистра, выходы блока сравнения и элемента хранения информации соединены соответст венно со вторым и третьим входами сдвигового регистра, управляющие Й информационные входы которого подключены соответственно ко второй группевходов управления и второй группе информационных входов ячейки, причем выход сдвигового регистра подключен к первому входу блока локализации, о т л и ч а ю щ а я с я тем, что, с целью повышения быстродействия, в, нее введены три элемента И, группа входных элементов И, элемент ИЛИ и элемент задержки, причем Выходы маркерного триггера и сдвигового регист" ра соединены соответственно с первым и вторым входами первого элемента И, выход которого подключен к четвертому входу сдвигового регистра, а выходы блока сравнения и сдвигового регистра соединены с первыми входами соответственно второго и третьего элементов И, выходы группы входных элементов И через элемент ИЛИ соединены с первым входом маркерного триггера, причем первые входы вхоцных элементов И соединены с третьей группой информационных входов ячейки, а вторые входы второго, третьего и входных элементов И соединены с третьей группой входов управления ячейки, второй вход маркерного триггера соединен с шиной сдвига ячейки, выход маркерного триггера через элемент задержки подключен ко второму входу блока локализации, третий вход которого соединен с входом локализации ячейки, а выходы блока локализации соединены с выходами ячейки.2, Ячейка по п.1, о т л и ч а ющ а я с я тем, что блок локализациисодержит две параллельно соединенных пары последовательно включенных транзисторов, коллекторы первых транзисторов обеих пар подключены к первой шине питания и через резистор подключены ко второй шине питания, базы - соответственно к первому и второму входам блока локализации, эмиттеры вторых транзисторов обеих пар подключены к шинам нулевого потенциала, а базы соединены с шиной смещения.Источники информации, принятые во внимание при экспертизе1. Авторское свидетельство СССР Р 314203, кл. С 06 Р 7/00, 13,0670.2, Авторское свидетельство СССР Р 419877, кл. 6 06 Р 7/00, 1401,72.г Е, Пупыревалева Корректор Ю.Макаренк Составитеехред Н . Ко Редактор Т. Клю аказ 6403/4 Патен л. Проектна жгоро лиал Тираж 780 ЦНИИПИ Государственного к по делам изобретений и 3035, Москва, Ж, РаушскПодпис ноемитета СССРоткрытийн наб., д. 4/5 а