Преобразователь угла поворота вала в код

Союз Советских Социалистических Реслублик.К С 9/04 осударстеенный комитет СССР оо делам нзооретеннй н открытий53) УДК 681 325 (088.8) Опубликовано 05.09.79. БюллетеньЗЗДата опубликования описания 15.09.79(54) ПРЕОБРАЗОВАТЕЛЬ УГЛА ПОВОРОТА ВАЛА В Изобретение относится к автоматике и вычислительной технике, может быть использовано для преобразования угла поворота вала в код.Известен преобразователь углового положения вала в цифровой код, содержащий 5 вращающийся трансформатор, соединенный со входами сумматоров, выходы которых через фазочувствительные выпрямители подключены к первым входам вентилей, вторые входы которых подключены к выходу генератора импульсов, а выходы соединены через реверсивный счетчик и преобразователь код - напряжение 11 .Недостатком этого устройства является малая точность.Наиболее близок к предлагаемому пре образователь угла поворота вала в код, содержащий преобразователь напряжения в частоту, три формирователя синусоидального сигнала, фазовый синхронный детектор, задающий генератор, выход которого подключен ко входам двух делителей частоты, выход первого делителя частоты соединен со входом первого дешифратора, два выхода которого через формирователи синусоидальП. Максимов и Е. ф. Тупиков ного сигнала подключены ко входам синус- но-косинусного вращающегося трансформатора, выход блока управления подключен ко входу реверсивного счетчика, выход которого соединен со входом блока ввода кода, выход блока ввода кода подключен ко второму входу второго делителя частоты, выход которого соединен со входом второго дешифратора, выход первого делителя частоты через формирователь импульса ввода кода подключен к управляющему входу блока ввода кода 2.Недостаток устройства - низкая точность преобразования угла поворота вала в код и низкая разрешающая способность преобразователя, которые объясняются нелинейностью преобразования, температурной нестабильностью элементов и трудностью реализации работы преобразователя с высокой частотой задающего генератора.Цель изобретения - повышение точности и разрешающей способности преобразователя угла поворота вала в код.Согласно изобретению поставленная цель достигается тем, что в устройство введены интегратор, четвертый формирователь сину68578 соидальногс (игц;л;3, 0.цк срБН нии, ибирагел 1,нй усилитсл, ццрцгцвыц блок, лцриБ, 5 СМ Ы И 1(Л И 1(Л 1 3 с 13 ) 51 Ж(.331353, 33 )СС) )с 1.30 В- тель код-Напряжение, амплитудный синхронный е)скОр 33 сул)л)ру 3 цп 133 блок, цср И БХОД 31 ОРОГ 0 ДСЦИРсТОРс) 1( РС ГРС Т И И) О) Ы И) Ц В с) Т С , 1 3С 1 1 1 1С) 1 3, 1 3, 1 11 1 0 Г 0 3 33 3 1) 5 в ЖСНИ 51 ЦОДКГИО 3(Ц К ЦС 1)БО)1 Ч 3)ХОЛЛ СЛ ЧЧИРЧ- кци го блока, второй Выход второго лец 3 ифраГцр;3 чсрс 3 четвертый нрл 1 ров 3 с,ц, сину- С 0 И Д с 3 Л Ь Ц 01 Ц (. И Г Ц3 Л 1 (. 0(., 3 И Ц (, Ц С Ц (. Р Б Ь 3 Ч 13 Х Ц лом преобразователя кол - напряжение, 1 О второй вхол которого полклк)чец к выхолу младших разрядов реверсивного счетчика, а выход преобразователя коднапряжение Клклк)чец кц Бгцрцлу Вхцлу сул)3 руОцсО ;1 цк 3, ВЫХОД КС)ТЦРОГО 3(.РЗ У 1 Р 1 БГ 53(Ч 31 И 1( 1 ите 1 ь цп 1 р 51 ж(ци 51 цц Ск 1 к),с 33 к цернцл 1 л 15 ВХОДУ 010 кс 1 СР 1 ВЦи 151, ВТОРЦИ ВХО;1 б,10 кс 1 сравнения, подключен к выходу сицусцо-коси цусцого вращакнцегося трансформатора, Бь)- ход блока сравнения через избирательный усилитель подключен кц входам фазово.о и амплитудного синхронных детекторов, ВьХол фа(ного с)33 хро 33 Огц дстстора ицлклк)чсц КО ВХО;13 Ч 3 НЦ) Рс)ЗОВс)Т(.,351 Цс Ц Р 5 Ж(.Ц 1 Я Б3 Ор(пВОО б,Ока, Вь)х;Сы кцг.рых ццлклк)чсцы кц Бялам оснка уцрац,с 25 ния, выяд )л)цицтлл)цго сицхрнщгц лстсктцра через игсгратцр сннлицсц сц Бтцрыч В Х 0;1 Ц Л Ч Ц Р с) БГ и) 301 Ц,(.,1 И Т С, и Ц 3 ГГР 51 Ж (11 И 51.ТРСГЦЙ И сС 3 Р 333 й ВЫХОДЫ ВТОРОГО ЛСЦ)цфРТЦРВ ЦО,1 КГ 101(.11 Кц 1)ТОРЫ ) БХОЛа Л с)ЫЗО )диту;иОгц и фаОБОО сицхрциы 3( ГсктцРц В.1 с 1 1.РТ(ЖС Г)РИ )С,СЕЦс) СТРКТУРЦс)5 З.3 СКтричсская схема устройства. Прсцбразцв)тсгь солсржи Г сину(чО-кцсинусный врацСакнцийся трацсфорчатор (СКВТ) 1, блок сравнения 2, избирательный усилитель 3, фазоВый синхронный детектор 4, амплитулцый синхронный лстектор 5, преобразователь напряжения В частоту 6, пороговый олцк 7, интегратор 8, блок 9 управления реверсивным счетчиком 10 со старшими и млалшимц разрядами 11 и 12 соответственно, формирователь 13 импульса ввода кода, блок 14 ввода кода, задающий генератор 15, делители частоть 16 и 17,;1 ешифраторы 18 и 19, формирователи синусоидальных сигналов 20 - 23, преобразователь код в напряжение 24, суммируюций блок 25, управляемый делитель напряжения 26.Выход задающего генератора 15 подключен ко входам делителей астоты 16 и 17, 5 о выход делителя 16 через дешифратор8 и формирователи синусоидального сигнала 20, 21 подключен ко входам сицусцо-косинусцого вращающегося трансформатора 1.Выход блока сравнения 2 через реверсивный счетчик 10, блок ввода кода 14 и делитель частоты 17 соединен со входом дешифратора 19. 4ВЬ 1 ХОЛ ДСЛИТ(Л 51 1 сц."1(П 1 16 ЧЕРЕЗ фОР- мирцВатсль имГ 4 Вс 1 БВОлз кОла 13 Г 10 Л. клкчсц к управляющему Входу блока ввода кц;ш 14. Иервьй Выхол лешифратора 9 через формирователь сицуснидального напряжения 22 подключен к псрвцл)у вхолу суччирующего олока 25, второй выход децифратора 19 через формирователь сицусоидальщго сигнала 23 соединен с одним из Входов преобразователя кол - наГряжение 24, второй вход которого подключен к выходе чгалцих разр 51 лое) 12 реверсиВнОГО счетчика О, а Бхол преобразователя кцд 3353 црс жцие 24 подключен ко второму Вхц)1)с суммирующего блока 25, выход цоследцсго через управляемый лслитель напряжения 26 цолклкчсц к олНму из вхолов блока сравцеция 2.Второй Вхцл блока сравнения 2 подключен к и.(о;1 у сицусцо-косинусццго вращак- Ц(.ОС 51 ТРВН(.ОРЛГс)ТОРа 1, с ВЫХОД ОЛОКа (ра)цсци 53 2 Срс изОирате,ьцьи чсиитс;)ь 3 ццлключец ко Входам синхронных детекторов 4 и О. Выход фазового синхриного де- Г(ктцра 4 цодклкчец ко Входал преобра 0- Батсля напряжения В частоту 6 и цорцгово блока 7, а их выхолы подключены ко вхолач олока уцравлеция 9. Выхол амплитудного с)пхрошюго детектора 5 через интегратор 8 соели)3 с 3 сО Вторым В.Одом цраВл 51 с мцгс лслитсля напряжения 26. Третий ц четвертый Выходы лешцфратра9 полклк)чены кц Вторым вхолам синхронных летекторов.УстройсВО работас г с,1 елук) 3 ци м Образо)1, СКВТ 1 црецбразлет чгцг поворота вала В напряжение, фазовь 1 й сдвиг которого пропорционален углу щворота вала. Напряжение с выходной обмотки СКВТ 1 поступает на блок сравнения 2, в котором складывается в противофазе с колпенсирл ющим сигналом, Вырабатываемым совокупностью блоков 1026. В результате сложс ния выделяется и усиливается первая гармоника напряжения питания СКВТ 1, несуцая информацию как о фазовом, так и об амплитудном разбалансе сравниваемых напряжений. Избирательный усилитель 3 в цепи выделения рассогласования по фазе опрелеляет постоянную времени, характеризук)щук) динамическую характеристику преобразователя, которая до некоторых прелелов линейно зависит от скорости изменения угла ротора СКВТ и исключается расширением ли.намического диапазона преобразователя напряжения в частоту 6.Выделенная и усиленная в результате сравнения первая гармоника, равная частоте питания, попадает на фазовый и амплитудный синхронные детекторы 4 и 5. Следует отметить, что опорные напряжения для детекторов формируются из компенсирующего канала, жестко связаны с ним по фазе, а друг относительно друга сдвинуты на 90".Детектор 5 выделяет напряжение, пропор5цпональное Величине рзс(огласовьПия по фазе, знак ц величина ег( опр(деляют режим работы Л 111), т. с. сл(жсцце плц вычитание импульсов от црс(бразователя напряж(ция в частот 6. 11 ороговый блок 7 Всовокх ц ности с б)Око) х црьВл(ния 9 Вь(- рзбзтывак)т команды режима рз(нты реверспццого счетчика 1 О. ЛмпгИтудц.1 Й синхронный д(т(ктор 4 иде,(я(т напряжение, пропорциональ(цс Всличпцс амплитудного разбаланса срь)вцивмых нзгрЯж(ний, котороечерез ицт(Грьтор 8 ПО;13 ется нз х прзвляю 1 ций О вход управля(м(го делит(ля напряжения 26.Заполнение реверсивного счетчика 10 продожа(тся до тех цор, Пока фазОВыи сдвиг м(жду напряжениями В бгцке сравнения це станет равным 80". По мере уменьшения5 (1)ызОВОГО раз 03,1 зцса ) меньш Ветс я частот( заполнения сч( тчи к 10. 3 ко(Сбьтельць(й р(жим у положения равновесия исключаетС 51 С ПОмоц(Ь 10 ПорпГ)ВОГО бло(1 ), ПорОГ чувствительности которого долж(ц быть равным половице цены м,)адп(его разряда. От 26 задающего генератора 15 импульсы поступают на делители частоты 16 ц 17 с одинаковыми коэф(рициецтами д(лецця. Информация с трех последних разрьдов делителей частоты поступает ца дешифраторы 1825 и 19, которые формиру(от временные участки.Сцнусоидальцый сигнал формируется путем кусочно-линейной аппроксимации. Сформированные и усил(ццые цапряжения с формирователей синусоидальцого сигнала 20 и зе 21 пода)отся на первичные Статорные) обмотки СКВТ 1.Фаза компенсационного напряжения изменяется путем Ввода начального числа в делитель частоты 17 (один раз за период формируемого сигнала). Число, записанноеИ в старших разрядах реверсивного счетчика 10, через блок ввода кода 14 записывается в делитель частоты 7 в момент, когда в делителе частоты 16 все триггеры переходят из состояния 1 и 0. Данный момент 46 фиксируется формирователем импульса ввода кола 13, который вырабатывает короткий импульс для записи числа в делитель частоты 7. Дешифратор 19 и формирователи синусоидального сигнала 22 и 23 работают аналогично узлам 18, 20, 21. Квадратурная составляющая, снимаемая с формирователя синусоидального сигнала 23, подается на преобразователь код-напряжение 24, амплитуда сигнала с которого определяется числом, записанным в младших % разрядах 12 реверсивного счетчика О. На выходе суммирующего блока 25 после сложения получается напряжение, фаза которого зависит от числа, записанного в реверсивном счетчике.При изменении числа в младших разрядах 12 счетчика 0 происходят малые изменения фазы компенсирующего напряжения,сццмьео с сухмиркцц Г очг, 27 11- мененце же числа В старии, р; ридах хо(я бы ца единица Вьз(,п) к;)(рь)зцо( из)Сн(цц( (1)азь .Охп(ц 1)1)( н;1 цряж) цця. ЛхПГИтудн) с)Пхрцц, и 1(тектор 5 В Ь Д(. З Я Е Т ) 3Р 51 Ж , 1) : 111(1,11( ВС,Н 1 чин(. ьмцлпт.(ПО о И 13);1,)1 П(ч, 0 р( ч(рез интегратор 8 поды(тс 51 цзцр;)н,5(ч. и ,1 е; и т(л ь н а ц р 51 ж (. 1 и 516, к От 0 р и й 13с и Я (ь м цл итх ьх ком пепси; о ц( О ц; ц ря,кения, поступающего ца олин из Впдов блока ср(Выения 2. Комп(цсзцп 51 сцН(1,111, пропорционального ах)плитудгкму рзбльПсх иц- (1)ОРХзционнох) 1 ко)ПсГс 1 иО 11 ОГО н(пР 51.ж).ц ц Й, В трз кте ВыяВ,1 е ни я ф азОВОГО р(13- баланса между указанными напряжениями поз вол 51 ет ПОВысить раз)еп 11 к)ц(х 10 способ)- и точность зца,Ого-ццрового цреобпьзователя.ФО,(д.)а зоб(т(нн.)1Преобразователь угла поворота Вала вкод, содержащий преобразователь напряжения в частоту, три формирователя синусоидального сигнала, фазовый синхронный детектор, задающий генератор, выход которого подключен ко Входам двух делителей чьстоты, выход первого делителя частоты соедин(ц со входом первого дешпфратора, два выхода котороп через формирователи сццусоидального сигнала подключены ко входам сцнусцо-косинусного вращающегося трансфорхЗторз, Выход Олока мпраВлеци 51 подключен ко вхду реверсивного счетчика, выход которого соединен со входом реверсивного счетчика, выход которого соединен со входом второго де,штеля частоты, Вь)ход которого соединен со входом второго дешцфратора, выход первого делит(ля частоты через формирователь импульса ввода кода подключен к управляю(цему входу блока ввода кода, отличаоиицся тем, что, с целью повышения его точности и разрешающей способности, в него введены интегратор, четвертый формирователь синусоидального сигнала, блок сравнеьшя, пзбирательць;й усилитель, пороговый блок, управляемый делитель напряжения, преобразователь кодцапряжение, амплитуднь(й синхронный детектор и суммирующий блок, первый выход второго дешифратора через треий формирователь синусоидального напряжения подключен к первому входу суммирующего блока, второй выход второго дешифратора через четвертый формирователь синусоидальногосигнала соединен с первым входом преобразователя код в напряжен, второй вход которого подключен к выходу младших разрядов реверсивного счетчика, а выход преобразователя код - напряжение подкльочен ко второму входу суммирующего блока, выход которого через управляемый делитель напряжения подключен к первому вхо684578 Составитель Г. Антонова Техред О. Луговая Корректор Ю. Макаренко Тираж 710 Подписное ЦН И И П И Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж - 35, Раушская набд, 4/5 филиал ППП Патентъ, г. Ужгород, ул. Проектная, 4Редактор Ь. ФедотовЗаказ 5293/45 лу блока сравнения, второй вход блока сравнения подключен к выходу синусно-косинусного врагцающегося трансформатора, выход блока сравнения через избиратель, ный усилитель подключен ко входам фазоф вого и амплитудного синхронных детекторов, выход фазового синхронного детектора подключен ко входам преобразователя напряжения в частоту и порогового блока, выходы которых подклкчены ко входам блока управления, выход амплитудного синхронного детектора через интегратор соелинен со вторым входом управляемого делителя напряжения, третий и четвертый выходы второго дешифратора подключены ко вторым входам амплитудного и фазового синхронных детекторов. Источники информации, принятые во внимание при экспертизе1. Авторское свидетельство СССР222205, б 08 С 9/00, 1964.2. Авторское свидетельство СССР546922, 6 08 С 9/00, 1975.