Цифровой регулятор

Союз Советских Социалистических Республик(22) Заявлено 030177 (21) 2444928/18-24с присоединением заявки Ио(51)М. Кл. 605 В 11/14 Государственный Комитет СССР по делам изобретений и открытий(54) ЦИФРОВОЙ РЕГУЛЯТОР Предложенное устройство относитсяк области регулирования сигналов иможет быть использовано в каналахвоспроизведения цифровых сейсморазведочных станций и устройствах визуализации обработанной информации с цельюсжатия динамического диапазона сигналов, представленных в цифровом. виде,В известном регуляторе цифроваяавтоматическая регулировка амплитудприменяется для сжатия динамическогодиапазона сигналов, что обеспечиваетвозможность визуального просмотра информации 1), При машинной обработкеиспользуется нормирование по средне-му значению модуля входного сигналав некотором 1 окнеф, Однако конструкция известного регулятора оченьсложна из-за необходимости использо-вания промежуточной памяти большогОобъема, в которой следует разместитьвыборки (около 200 выборок) в пределах фокна,другое известное устройство регулировки амплитуд характеризуется меньшим объемом оборудования, обеспечивает избирательное сжатие динамическо, го диапазона сигналов и в то же времяпозволяет избежать серьезных нскаже 2ний сйгнала, йо в недостаточной степени,и форма представления информации на выходе - аналоговая (2).НЬиболее близким"к-данномуизобретению но технической сущности является цифровой автоматический регулятор амплитуд сейсмической;станции (31, содержащий накопитель, сумматор, арифметкческйе блоки, регистр кода порядка и регистррезультата, принцип действия которого основан на умножении сейсмических колебаний на специальный множитель, величина которогоизменяется в зависимости от амплитуды колебаний на выходе регулятора. Устройство сконструировано так, что на основании выходных данных.и информации от предыдущих регулировок оно определяет, находится ли выходной сигнал внутри заданного интервала амплитуд, Еспи на выходе регулятора наблюдается высокий уровень,то множитель уменьшается,а если низкий - то увеличивается. Таким образом,устройство осуществляет регулировку амплитуд через петлю обратной связи, поддерживающей уровень колебаний на выходе в цифрэвоь виде в установленных пределах подобно тому, как это осуществляется в аналоговых3 6629сейсмостайциях. Налйчие цепи обратнойсвязи огРаничивает быстродействие устройства, а наличие промежуточной памя.ти, умножителя и генератора множимого усложняет его, Умножение выборокодного периода сигнала на различныекоэффициенты приводит к неравномерности воздействия на них, что ухудшаеткачество регулировки Таким образом,недостатками прототипа являются сложность реализациии недостаточное качество регулировки 10Цель изобретения - упрощение цифРового регулятора и повышение точности регулирования,Поставленная цель достигается тем,что регулятор содержит блок выравнивания кодов порядков, регистр огибаю-щей, регистр регулирующего сигнала илогический блок, подключенный выходомко входу регистра результата, к первым входам регистра регулирующего сиг нала, арифметических блоков, регистраогибающей и к выходу регулятора, авходом - к выходу сумматора, первыйвход которого соединен с выходом первого арифметического блока, а второй -5с выходом второго арифметического блока и вторым входом первого арифметического блока, третий вход которогоподключен к выходу накопителя и кпервому входу блока выравнивания кодовпорядков, второй вход которого соединен с выходом регистра регулирующегосигнала и вторым входом второго арифметического блока, третий вход - стретьим входом второго арифметического блока и выходом регистра огибающей, четвертый вход - с выходом регистра кода порядка, а выход - со вторым входом регистра огибающей, с входом регистра кода порядка, со вторымвходом регистра регулирующего сигнала и с йервым входом накопителя, второй вход которого подключен ко входурегулятора,На чертеже представлена блок-схема цифрового регулятора, которая содержит объект регулирования 1, регистр 2 кода порядка, накопитель 3,блок 4 выравнивания кодов порядков,регистр 5 огибающей, арифметическийблок 6, регистр 7 регулирующего сигнала, арифметический блок 8, сумматоР 9, логический блок 10, регистр 11результата,ЦиФровой регулятор по данному изобретению построен на использовании 55алгоритма рекурсивного типа, беэ петли обратной связи,Регулятор работает следующим образом;Входная выборка информации Пвх(и)представленная 2 или 3 битами информации, поступает на накопитель 3. Перед пРоведением каждого цикла регулировки выборки сейсмического сигналакод порядка величин ) (напряжеНие сгибающей входного сигнала) и р(п-) (Регулирующее напряжение) изрегистра 2 переписывается в блок 4выравнивания кодов порядков, осуществляющий оперирую выравнивания порядков и совместную нормализации Пвх(к)Ц 1(п-) " Цр(н- ), Проведенйе укаэанной операции заключается в сдвигекодов величины И Вх в накопителе 3в сторону старших разрядов-и одновре.менного уменьшения на ф 1 с каждымимпульсом сдвига величины кода порядКа, записанной в блоке 4, Этот процесс продолжается до тех пор, покане наступит одна из следующих ситуаций:А. Величина кода порядка в блоке 4уменьшилась до нуля, Тогда,если встаршем разряде блока Ь или одного изрегистров 5 7 ) вхл1(н-) фр(песть1 , то операция закончена, Величина кода порядка в ре,гистре 2 сохраняется для проведениярегулировки следующей выборки сейсмического сигнала В, (и+),Б, Величина кода порядков в блоке4 уменьшилась до нуля, но ни в блокеб и ни в одном из регистров 5, 7("вх(и)"(п )ц р(н-) ) в старшем разряде нет 1. В этом случаесдвиг кодов в в накопителе продолжается и при этом начинается сдвигв сторону старших разрядов кодов4 Ь-) и р(и ) в Регистрах 5 и 7, Каждый сдвиг информации в регистрах 5 и7 сопровождается увеличением на 1 фкода порядка в регистре 2, При появлении ф 1 в одном из старших разрядовблока б или РегистРов 5 и 7 (Увх (д)1 (и-р(н) ) операция выравнйвани я порядков и нормали з аци я э акайчи в ается, а в регистре 2 фиксируется кодпорядка величин Ц и р(и), необходимый для проведения регулировки следующей выборки в(в+)В, Величина кодов порядка еще неуменьшилась до нуля, а в старшем разряде накопителя 3 появилась ф 1,Тогда сдвиг кода В( ) прекращаетсяи начинается сдвиг в сторону младшихразрядов кодов величин 1)( ), цв регистрах 5 и 7, В этом случае каждый сдвиг информации в регистрах 5 и7 сопровождается уменьшением кодовпорядков этих величин в регистре 2.Эта процедура заканчивается, когдавеличина кодов порядков в блоке 4 станет равной О, а в регистре 2 будетзафиксирован код порядка величин 0и цр,В результате нормализации и выраВ"нивания порядков получаются величиныс нулевым порядком в форме с фиксированной запятой, Процесс совместнойнормализации приводит к увеличениюили уменьшению чисел в одинаковоечисло раз, что не отражается на результатах выл нений, Однако, чтобыв следующем цикле величина ЦВх(п+) непретерпела изменений,необходимо хра5 6629нить порядок величин П 1 я) " ри)в Регистре 2 кода порядка.По окончании процедуры выравнивания порядков и нормализации код величины цв) переписывается из накопителя 3 в первый арифметический блокб, а обратный код величины огибающейиэ регистра 5 во второй арифметичес 1кий блок 8. Вычисление разности кодовВЕЛИЧИН ПВ),) - 1)1 П 1) ПРОИЗВОДИтСяв сумматоре 9, куда они поступают покоманде из логического блока 10 и бло-)Оков б и 8, Полученная разность переписывается из блока 10 в блок 8, гдепроизводится операция умножения еена величину Ь 1 /С . В целях упрощенияв предлагаемом регуляторе выбор по- )5стоянной временипроизводится таким образом, чтобы соотношение Ь 1(Юбыло кратно 2Подобный выборИ(упрощает его физическое задание,коре одия к одарке, понциалаП(И Т) из блока 10 по определеннойшине, соответствующей выбранной величине 2, равной 4, 8, 16 или 32 мс,в блок 8,При перезаписи разности 1)Вп)Б(п ) иэ сУмматора 9 в блок В логи 25ческий блок 10 анализирует ее величину и, если 1)в,)П ), то в блок8 записывается прямой код разности,а при Бв,1) ( 1) 1) - обратный кодразности, Величина, полученная в результате приращение огибающей д 01 Ипереписывается иэ блока 8 в арифметический блок б,а по окончании перезаписи код огибающей сейсмического сигнала переносится иэ регистра 5 в блок 8, 35Вычисление суммы Б,) +4 П 1(и) производится в сумматоре 9, а результатвычислений - в регистр 5 и блок 6, Одновременно осуществляется перезаписьобратных кодов 1)р ) йэ регистра 7в блок 8. Таким образом, в блоках 6и 8 будут находиться код Пд) и обратный код Прп 1). Нахождение величин4 ПрС) и ПР(д) осуществляется подобноЬП и П 1(п), Анализ разности, вычисленной в сумматоре 9, производитсяблоком 10.Результат вычислений 1) ) переписывается с выходов сумматора 9 блоком10 в блок 8 и в регистр 7.для вычисления операции деления ко ды выборки 0,) сейсмического сигнала переписываются в блок 6, Фактически операция деления заменена суммированием по модулю 2 прямого и обратного кодов ПВ) и ПР) и выполняется 55в сумматоре 9. Результат деления переписывается блоком 10 в регистр результата 11 и представляет собой отрегулированное значение выборки Оъщ)сейсмического сигнала в цифровом виде, 60 09Одновременно с пересаписью информации в регистр 11 блок 10 выдает сигнал в объект регулирования 1, разрешая выдачу новой порции информации, т.е, следующей выборки Ца(и+)ЭфФект от использования данного изобретения заключается в сокращении оборудования., в осуществлении возможности визуализации информации на лю- .бой стадии обработки и повышения точности регулирования в каналах воспроизведения цифровых станций эа счет индивидуальной регулировки в каждом канале.Формула изобретенияЦифровой регулятор, содержащий накопитель, сумматор, арифметические блоки, регистр кода порядка и регистр результата, о т л и ч а ю щ ий с я тем, что, с целью упрощения регулятора и повышения точности регулирования, он содержит блок выравнивания кодов порядков, регистр огибающей, регистр регулирующего сигнала и логический блок, подключенный выходом ко входу регистра результата, к первья входам регистра регулирующего сигнала, арифметических блоков, регистра огибающей и к.выходу регулятора, а входомк выходу сумматора, первый вход которого соединен с выходом первого арифметического блока, а второй - с выходом второго арифметического блока и вторым входом первого арифметического .блока, третий вход которого подключен к выходу накопителя и к первому входу блока выравнивания кодов порядков, второй вход которого соединен с выходом регистра регулирующего сигнала и вторящая входом второго арифметического блока, третий вход .- с третьим входом второго арифметического блока и выходом регистра огибающей, четвертый вход - с выходом .регистра кода порядка,фа выход - со вторым входом регистра огибающей, с входом регистра кода порядка, со вторым входом регистра регулирующего сигнала и с первым вхо" дом накопителя, второй вход которого подключен ко входу регулятора.Источники информации, принятые во внимание при экспертизе1, Авторское свидетельство СССР Р 300859, кл. 601 Ч 1/28 1969,2, Патент США Р 3872465;кл 340-347, 1975.3, Цифровой регулятор сейсмораэведочной станции ДрЯ 1 Ч , США, фирма ТЕхоэ пзф цщбп, 1972.Тираж 1014 дпи оно Государственного комитета С лам иэобретений и открытий Ы 15, у щР 1 4 ПОП Патент", г, Ужгород, Ул. Проектная, каз 2694/48ЦНИИПИ,по де113035 л Составитель С. ГромоваРе акто Б, Ге ен Тех е М. Петко Корректор А. Грицен