Устройство для кодирования случайного процесса

юз Советскихциалистииеских Республик И АНИЕ БРЕТЕНИЯ ВТОР СКОМУ СВИДЕТЕЛЬСТВУ ополнительное к авт. свид-ву -22) Заявлено 18.10.7 1) 2536850/18-24 исоединением заявки Ме Государственный накат СССР оа делам изобретений и открытий(23) Приорите Опубликовано 05.05.79. БюллетеньДата опубликования описания 15,05.79(72) Авторы изобретен 10. С. Климов, С. ченкова и А. Б.Ш енинградское высшее инженерное морское учил им. адмирала С. О. Макарова(54) УСТРОИСТВО ДЛЯ КОДИРОВАНИЯ СЛУЧАЙНОГО ПРОЦЕССАИзобретение относится к средствам вычислительной и электроизмерительной техники и предназначено для статистических анализаторов, измеряющих моментные вероятностные характеристики (дисперсию, корреляционную функцию, спектральную плотность и т. д.), в которых использованы цифровые блоки вычисления.Компромиссным решением между точностью алгоритма и сложностью его реализации является известный способ применения вспомогательного шума нг входе устройства кодирования. При этом вместо кодов сигнала Х; и Хиспользуют суммы видасХ = Х, + 8и Х;= Х,т+5;г,где 8 й,е - случайные значения вспомогательного шума Я(1) с равномерным законом распределения, Применение вспомогательного шума позволяет компромиссно решить вопрос точности и сложности измерения моментных характеристик, но требует значения априорных характеристик исследуемой реализации х(1), например математического ожидания, размаха, дисперсии. Это сужает возможность применения существующих устройств (с использованием преобразования вида значения - знак (сигнал плюс шум) только для 5 исследования стационарных, центрированных реализаций с априорно известными характеристиками.Известно устройство 11, в котором адап-.тация диапазона квантования по уровню, очисла уровней квантования по уровню и центрирование до кодирования выполняется введением измерителей регулярных моментных (математическое ожидание, дисперсия) и функциональных статистических характеристик (функция распределения и ее идентификация) . Недостатками этого устройства кодирования является сложность и относительно низкое быстродействие, так как необходимо вводить ряд точных измерителей вероятностных характеристик и вычислять (причем достаточно точно) ряд вероятностных характеристик на значительном интервале наблюдения, что снижает точность обработки реализаций квазистационарного процесса,Наиболее близким по. технической сущности к изобретению является устройство кодирования 2, котОрое содержит компаратор, блок усиления, первый вход которого является входом устройства, а выход подключен к первому входу блока аналогоцифрового преобразования, первый выход которого соединен с первым входом блока памяти.Недостатком такого устройства является низкая точность кодирования квазистационарной реализации случайного процесса в условиях дефицита априорной и текущей информации о размахе и возможном максимальном отклонении ее мгновенных значений, Это позволяет применять его только для кодирования стационарной реализации с априорно известным значением дисперсии, максимального и мгновенного размаха или полуразмаха,Целью изобретения является повышение точности кодирования.С этой целью в предложенное устройство кодирования случайного процесса введены блок памяти параметров, блок памяти весов, первый и второй блоки умножения, сумматор и последовательно соединенные генератор опорной частоты и преобразователь частота - код, выход которого соединен с первым входом сумматора, второй вход которого подключен к первому выходу первого блока умножения, второй выход которого соединен с первым входом блока памяти параметров. Входы первого блока умножения соединены соответственно со вторым выходом блока аналого-цифрового преобразования; с первым выходом блока памяти параметров, с иервым выходом блока памяти весов, второй выход которого подключен ко второму входу блока усиления, а третий выход - ко входу второго блоха умножения. Выходы последнего подключены соответственно ко второму входу блока памяти параметров и ко второму входу блока памяти, третий и четвертый входы которого соединены соответственно с выходом сумматора и с первым выходом компаратора, второй выход которого соединен со вторым входом блока аналого-цифрового преобразования, а третий - с третьим входом блока памяти параметров, Четвертый вход этого блока соединен с третьим выходом блока аналогоцифрового преобразования. Вход компаратора подключен ко второму выходу блока памяти параметров, третий выход которого соединен со входом блока памяти весов.На чертеже приведена структурная схема предложенного устройства.Оно содержит блоки усиления 1, кодирования 2, памяти 3, блок умножения 4, сумматор 5, преобразователь частотакод 6, генератор опорной частоты 7, блок памяти параметров 8, компаратор 9, блок памяти весов 10 и блок умножения 11,Второй выход блока кодирования 2 соединен с первым входом второго блока ум.ножейия, третий выход -- с третьим входом блока памяти параметров 8. Первый выход блока умножения 4 соединен с четвертым входом блока памяти параметров 8. Выход сумматора 5 соединен со вторым входом блока йамяти 3, Первый выход компаратора 9 соединен с третьим входом блока памяти 3, второй выход - со вторым входом блока 10 кодирования 2, Четвертый выход блока памяти параметров 8 соединен с входом блока памяти весов 10, второй выход - со вторым входом второго блока умножения 4.Второй выход блока памяти весов 10 соединен ео вторым входом блока усиления 1, третий выход - с третьим входом блока умножения 4, Первый выход блока умножения 11 соединен с первым входом блока памяти параметров 8, второй выход - с четвертым входом блока памяти 3, Выход генератора 20 опорной частоты 7 соединен со входом преобразователя частота - код 6, выход которого соединен с первым входом сумматора 5, На первый вход блока усиления 1 подается исследуемый сигнал х(1), Выход блока усиления 1 соединен с первым входом блока кодирования 2, первый выход которого соединен с пеовым входом блока памяти 3.Второй выход второго блока умножения 4 соединен со вторым входом сумматора 5.Первый выход блока памяти весов 10 соединен с входом блока умножения 11. Третий выход блока памяти параметров 8 соединен со входом компаратора 9, третий выход которого соединен со вторым входом блока памяти параметров 8.Рассмотрим работу предложенного устройства,В блоке памяти весов 10 выбираются начальный вес усиления Ьо и вес суммирования Ьо, Со второго выхода блока памяти весов 10 в блок усиления 1 подается адрес 4 О А о веса Ь о, в соответствии с которым выбирается усилитель с коэффициентом усиления Ьо. С третьего выхода блока памяти весов 10 на третий вход блока умножения 4 подается вес Ьр. Йеса Ьо и Ьяо поступают с блока памяти весов 10 через его первый 45 выход в блок умножения 11, где формируется общий вес г 1 эр = Ьо. Х Ьо, который через его второй выход записывается на четвертый вход блока памяти 3. В блоке памяти параметров 8 задается шкала кодирования х,Сигнал х(1) усиливается в соответствиис Ьо в блоке усиления 1 и в виде сигнала Ьох(1) поступает на первый вход блок кодирования 2, На выходе блока кодирования 2 формируются ординаты (хоота - х (1) 111 о. у С третьего выхода блока кодирования 2 ординаты (хЬо поступают на третий вход блока памяти параметров 8. С помощью компаражра 9 ординаты х поступающиес блока памяти параметров 8, сравниваются с текущей максимальной ординатой, например, хз 1 о 6 фо), хз 1 о - крайний текущий член ваРиапионного РЯда оРдинат 1 хо, 1 = 1,3. В случае, если, например, хйо = = хворо )хз 1 о, то по команде с компаратора 9 в блок памяти параметров 8 в ячейку максимума вместо хзо записывается хв 1 о, т.е. определяется новый крайний член вариационного ряда хва = хв о .Новый максимум хз о. сравнивается в 10 компараторе 9 со шкалой кодирования Хо. Если хво = хоХо, то со второго выхода компаратора 9 на второй вход блока кодирования 2 подается сигнал разрешения на кодирование следующей ординаты хи о Кро -15 ме того, с первого выхода компаратора 9 подается разрешение на третий вход блока памяти 3. Ордината хзо со второго выхода блока кодирования 2 поступает на первый вход блока умноженйя 4, где ордината х 51 о умножается на вес Ьго, поступающий на третий вход блока умножения 4 с третьего выхода блока памяти весов 10. Полученная ордината хвго = Ьгахзо = = Ьго Х Ьо Х хво, хзо 6 х, со второго выхода второго блока умножения 4 через сумматор 5 поступает на второи вход бло 25 ка памяти 3. Кроме того, ордината хзго в сумматоре 5 суммируегся со случайной ординатой Язо, поступающей с выхода преобразователя частота - код 6 через первый вход сумматора 5. Грубая ордината Хзго зо (например, в виде двух старших разрядов кода суммы хуго + Ъо) с выхода сумматора 5 считывается на второй вход блока памяти 3, С выхода блока памяти 3 считывается пара полученных ординат хвго = Ьго)с Х Ь о хво и Ув ао, а также общий вес Ьзо = З 5 = Ьо Х Ьго. Если, например, следующая ордината хво Е(х 1 о 1 будет больше шкаль хо, то со второго выхода компаратора 9 подаются сигналы блокирования на второй вход блока кодирования 2 и с первого выхода компаратора 9 на третий вход блока памяти 3.Начинается цикл корректировки весов Ьо и Ьго. Для этого ордината хво = хво Х Х Ьо с четвертого выхода блока памяти параметров 8 поступает на вход блока па мяти весов 10. Ордината хв о с первого выхода блока памяти весов 10 поступает в блок умножения 11, где перемножается на следующий вес Ь, и полученная ордината Ьо Х ЬХ хво = хв 1 поступает с перво 50 го выхода блока умножения 11 на первыи вход блока памяти параметров 8. Компаратор 9 сравнивает ординату хвсо шкалой Хо, поступающей с третьего выхода блока памяти параметров 8. Если, например, хо 1 ) Хо, то компаратор 9 подает сигнал в блок 55 памяти параметров 8, по которому предыдущая ордината хоо считывается с четвертого выхода блока памяти параметров 8 в блок памяти весов 10 (на место ординаты хв), откуда через первый его выход ордината хоо считывается в блок умножения 11, где перемножается на следующий Ь 1 г и полученная ордината хвг = Ьг Х Ьо ХЬво поступает с первого выхода блока умножения 11 на первый вход блока памяти параметров 8, Компаратор 9 сравнивает ординату хог, со шкалой Хо, поступающей с третьего выхода блока памяти параметров 8. Если, например, в первый раз хоа ( Хо, то компаратор 9 подает сигнал через четвертый выход блока памяти параметров 8 на вход блока памяти 10, где запоминается новый выбранный вес Ьо Х Ьг = Ьо усиления и его адрес Ао, Ав. В соответствии с его адресом А о, А г, поступающим со второго выхода блока памяти весов 10 в блоке усиления 1 выбирается новый коэффициент усиления Ьо Х Ьг = Ьо Кроме того, компа-. ратор 9 подает сигнал в блок памяти параметров 8, по которому ордината хвг считывается через второй выход блока памяти параметров 8 на второй вход блока умножения 4, куда с третьего выхода блока памяти весов 10 подается йоследовательность весов суммирования Ьг, Ьгг, Ьав, Ьгд, Полученные ординаты хвг Х Ьа, хвг Х Ьггс первого выхода второго блока умножения 4 поступают на четвертый вход блока памяти параметров 8. Ординаты сравниваются со шкалой и если, например, в первый раз хвг. Х Ьгз ) Хв, то компаратор 9 подает сигнал через четвертый выход блока памяти параметров 8 на вход блока памяти весов 10, где запоминается новый выбранный вес Ьгг = Ьга, т,е. предыдущий весу Ьгз. Вес Ь = Ь.г с третьего выхода блока памяти весов 10 поступает на третий вход блока умножения 4, Сигнал со второго выхода компаратора 9 разблокирует блок кодирования 2 через второй его вход. Сигнал с первого выхода компаратора 9 разблокирует блок памяти 3 через третий его вход. Полученная на втором выходе блока умножения 4 ордината хвг Х Ьы = хвгв. через сумматор 5 поступает на второй вход блока памяти 3. Кроме того, ордината хвг суммируется со случайной ординатой Яво, поступающей с выхода генератора опорной частоты 7 через преобразователь частота - код 6 на первый вход .сумматора 5. Грубая ордината 7 вг в виде двух старших разрядов кода суммы (хворо+ Вво) = (Ьо. Х Ьг,аХ лво + Вво) с выхода сумматора 5 считывается на второй вход блока памяти 3. С выхода блока памяти 3 считывается следующая пара ординат хвга= Ьа Х Ьм Х Ьво и Увг, а также новый общий выбранный вес Ьво = Ьа Х Х Ьм Определение веса Ьза происходит в блоке умножения 11, который перемножает веса. Ьо = Ьо Х Ьг и Ьг = Ьвв поступающие с первого выхода блока памяти весов 10. Вес Ьзв, поступает на четвертый вход661777 Формула изобретения йза 1 ЕзаЗ 4 за ИПИал ПП блока памяти 3 со второго выхода блока умножения 11. Блок кодирования 2 определяет следующую седьмую в рассмотренном случае ординату хг 1 а -- . Ьд Х Ьтпа хто бх(1).Таким образом, в предлагаемом устройстве автоматически выбирается оптимальный коэффициент усиления по весу Ьа, оптимальный коэффициент весового суммирования Ьаа, а также определяется общий вес оптимального кодирования Ъа = Ь о. Х Ьао.Это позволяет существенно повысить точность кодирования квазистационарного процесса х(1) с априорно неизвестным размахом при вычислении моментных вероятностных характеристик по методу значение - грубое значение с применением вспомогательного образцового случайного процесса.Веса Ь о могут быть равными 1, 10 ; :=-. - .-10 , 10 з, 10-4, а веса Ьа - равными 1,2, 3, 9. Шкалу кодирования Хо можно задавать 1 В, При этом общий вес Ьза может изменяться от 10 4 до 9, т.е. в очень широких пределах. Поиск Ьа всегда производится с начального веса Ьо в сторону меньших весов, т.е. в сторону ослабления сигнала х(1), начиная с начального веса Ьо в блоке усиления 1, а поиск веса суммирования Ь 2 о производится с учетом выбранного веса усиления Ь с начального веса Ьао в сторо- ну больших весов в блоке умножения 4 и сумматоре 5. Это позволяет использовать простые структуры блока вариационного преобразования - компаратора 9 и блока памлты параметров 8, блока формирования весовых коэффициентов - блока умножения 11 и блока памяти весов 10. Устройство для кодирования случайного процесса, содержащее компаратор, блок усиления, первый вход которого является вхорэм устройства, а выход подключен к перному входу блока аналого-цифрового преобразования, первый выход которого соединен с первым входом блока памяти, отлачаии 1 ееся тем, что, с целью повышения точности кодирования, в него введены блокпамяти параметров, блок памяти весов, первый и второй блоки умножения, сумматор ипоследовательно соединенные генераторопорной частоты и преобразователь частота - код, выход которого соединен с пер 10 вым входом сумматора, второй вход которого подключен к первому выходу первого блока умножения, второй выход которого соединен с первым входом блока памяти параметров; входы первого блока умножения соединены соответственно со вторым выходомблока аналого-цифрового преобразования, спервым выходом блока памяти параметров,с первым выходом блока памяти весов, второй выход которого подключен ко второмувходу блока усиления, а третий выход20 ко входу второго блока умножения, выходыкоторого подключены соответственно ко второму входу блока памяти параметров, ковторому вхо 1 у блока памяти, третий и четвертый входы которого соединены соответ 25ственно с выходом сумматора и с первымвыходом компаратора, второй выход которого соединен со вторым входом блока аналогоцифрового преобразования, а третий - стретьим входом блока памяти параметров,четвертый вход которого соединен с третьим выходом блока аналого-цифрового преобразования; вход компаратора подключенко второму выходу блока памяти параметров, третий выход которого соединен со входом блока памяти весов.Источники информации, принятые во вниЗ 5 мание при экспертизе1. Авторское свидетельство СССР334567, 6 06 Г 15/36, 1971.2. Мирский Г. Л. Аппаратурное определение характеристик случайных процессов.М., Энергия, 1972, с. 190 - 200,каз 2511/64 Тираж 059 Подпис Патент, г, Ужгород, ул. Проектиая