Реверсивный дешифратор

( 604151 Союз Советских Социалистических Республик(22) Завалено 0305.76.(2 Ц 2355008/18 с присоеаинением заявки ив(23 Йриоритет БЦ М. Кл. Н 03 К 13/24 аврарвтаеиацй вваате Веаата Манавтрве ВВЭР в,раа айупаая етврытай(43) Опубликовано 250478,Бюллетень В 1 (4) Дата опубликовавюя онисання 0704,78 УЗ( 681.325.6.Мелехин, И,Л.Туккел тель 4) РЕВЕРСИВНЫИ ДЕШИФРА 20 Изобретение относится к области вй" числительной техники и может быть ис 4 польэовано при построении запоминаю- щих устройств.Известны дешифраторы для запомина ющих устройств, содержащие первую ступень дешифрации на потенциальных эле- ментах (например, на интегральных микросхемах), а вторую ступень - на транзисторных ключах с трансформаторным : и) входом и диодной иатрицей, подключен- ной к шинам накопителя 11:1,Недостатками:тамии дешнФраторов.являются сравнительно низкая помехозащищенность потенциаЛькых элементов и " 1 к сложность первой ступени дешифрации.Известны также демифРаторы для эа; поминающих. устройств, содержащих матрицы магнитных сердечников имеющих две ступени дешифрации, причем одна ступень дешиФрации выполнена на диодах, подключенных к адресным шинам матрицы, а другая - на ключах, выпол ненных в виде магнитных переключате" лей тока .(ИПТ) 12 1. 25ЦеЛь изобретен одействия и упрощеЭто достигаетсный дешифратор длройств на матрица 30 ия - повьааенне быстр ние дешифратора., я тем, что реверсивя запоминающих устх магнитных сердеч 3ников, шины которых соединены с диод- ми, образующими оконечную ступень де 4 шиФрации, содержащий источник питаниф, транзисторные ключи, Формирователи импульсов:тока:и ограйичители тока, со- держит три ступени дешифрации с каскадньм включением матричных дешифрат 9- ров, приэтом вторая ступень вцполне на:на,транзисторах. Выводы конечного диодного матричного дешифратора, связанице,а анддат 46:.:дйодов, подключены к:коллектораш:,трамзисторов типа р-и-ф первого, транзисторного матричного де- шифратора второй. ступени. Выводы диод- ного матричного дешифратора, связанные.с катодами диодов, подключены к коллекторам транзисторов типа и-р"п второго транзисторного матричного де+ шифратора второй ступени, Объединенные анодыи:катоды диодов конечного матричного дешифратора соединены с шинами матриц магнитных сердечников, а другие концы шин подключены к кол лекторам транзисторов типа р-п-р и и-р-и состветственно третьего и четвертого транзисторных матричных дешифраторов второй ступени. Объединенные группы эмиттеров транэисторов каждого транзисторного матричного дешифратора второй ступени через транзисторныеключи соединены с выходами одного дешифратора первой ступени, а объединенные группы базовых выводов транзисторов каждого транзисторного матричногодешифратора второй ступени - с выходами другого дешифратора первой ступени.На чертеже изображена схема описываемого устройства.Реверсивный дешифратор содержит матрицу 1 магнитного оперативного запоминающего устройства (МОЗУ), на шинах 210которой находятся сердечники, диоды3,4 конечной (третьей) ступени 5 дешифратора, транзисторы 6,7 типа р-и-р итранзисторы 8,9 типа п-р-п первого 10,второго 11 и 12 третьего четвертого 1315транзисторных матричных дешифратороввторой ступени дешифратора транзисторные ключи 14-17, дешифраторы 18-25 первой ступени дешифратора, формирователи 26,27 импульсов тока, ограничители 20тока 28-30,На чертеже изображена схема реверсивного дешифратора на п = 16 выходов.Для коммутации импульсов тока считы вания съема содержит первую ступеньдешифратора считывания, в которой используется четыре дешифратора 18-21,выполненные, например, на МПТ, транзисторные ключи 14, 15 для выбора эмит теров транзисторов 6,9 транзисторныхматричных дешифраторов 10, 11 второйступени, диоды 3 третьей ступени 5 дешифратора.Четыре дешифратора 22-25 на МПТ 35ступени, транзисторные ключи 16, 17,транзисторные матричные дешифраторы12,13 второй ступени, диоды 4 третьейступени 5 дешифратора обеспечивают коммутацию импульсов тока записи ( с таким же числом элементов в каждой ступени, что и для дешифратора считывания). Выходы дешифратора 18 на МПТсоединены с базовыми цепями транзисторов транзисторных ключей 14, а выходыдешифратора 19 на МПТ - с базовыми це 45пями транзисторов 6 транзисторного матричного дешифратора 10, .эмиттеры транзисторов объединенных групп которогосоединены с коллекторами соответствующих транзисторов транзисторных клю 50чей 14.Выходы транзисторного матричногодешифратора 10 подключены к анодамдиодов 3, а к катодам диодов 3 подключены шины 2 матрицы 1 МОЗУ, к этим же 5точкам подключены аноды диодов 4. Катоды диодов 4 соединены с выходамитранзисторного матри:ного дешифратора13, входы которого подключены к выходам дешифратора 24 на МПТ и через транзисторные ключи 17 - к выходам дешифратора 25 на МПТ.Вторые концы шин 2 матрицы 1 МОЗУобъединены в группы и подсоединены квыходам транзисторных матричных дешифраторов 11, 12, входы которых подсоедииены к выходам дешифраторов 20, 21 и 22, 23 соответственно (выходы дешифраторов 22 и 21 подключены к матричным дешифраторам на транзисторах через транзисторные ключи 16 и 15 соответст венно) .Для ввода информации в описываемый реверсивный дешифратор используются обмотки записи сердечников дешифраторов 18-25 на МПТ, обмотки считывания которых одним концом через резистор (на чертеже не показан) и ограничители тока 29 соединены с формирователями 26 и 27 импульсов тока, а другим концом через диоды и резисторы ( на чертеже не показаны) и ограничители тока 28,30 - с источником питания.Работа устройства происходит следующим образом. При обращении к запоминающему устройству (ЗУ) вначале поступает код выбираемой шины матрицы на обмотки записи сердечников дешифраторов 18-25 на МПТ, причем одинаково готовят ся сердечники дешифраторов 18 и 22, 23, 20 и 24, 21 и 25 на МПТ.После записи кода в каждом из них будет только одна проводящая ветвь с малым импедансом для распределяемого импульса формирователей 26, 27.В режиме считывания запускается формирователь 26, в выходную цепь которого включены обмотки считывания сердечников дешифраторов 18-21 на МПТ.Импульс тока формирователя 2 б,пройдя по проводящим ветвям дешифраторов 18-21 (в каждом дешифраторе только одна проводящая ветвь), создает напря жения, полярности и величины необходимой для открывания соответствующего транзистора. При этом, благодаря описанной последовательности связей, срабатывают по одному транзистору в транзисторных ключах 14, 15 и матричных дешифраторах 10, 11, что обеспечит выбор только одной шины 2 матрицы 1 МОЗУИмпульс тока считывания идет от полюса источника питания последовательно через ограничитель 28, выбранные транзисторы транзисторных ключей 14 и тран. зисторного матричного дешифратора 10. диод 3, выбранную шину 2, выбранные транзисторы транзисторного матричного дешифратора 11 и транзисторных ключей 15, ограничитель 30 на минус источника питания. Амплитуда импульса тока считывания и ее независимость от импеданса шины матрицы 1 определяются ограничителями 28, 30, которые целесообразно выполнять в виде нелинейного элемента, например, на магнитных сердечниках сППГ, В виде таких же нелинейных элементов целесообразно выполнять и ограничители 29. Кроме того, использование для ограничения амплитуды импулье сов тока одинаковых ограничителей 28 и 30 уменьшает перепад потенциала на шинах 2 матрицы 1, делает его примерно равным потенциалу общей точки, что уменьшает помехи, возникающие в р-зрядных шинах матрицы из-эа паразитных связей.В режиме записи запускается форми- ф рователь 27 и дальнейшая работа дешифрирующих ступеней выбора шины 2 при записи происходит аналогично описанной для режима считывания.Таким образом, предлагаемый реверсивный дешифратор обеспечивает прохожжение импульсов тока считывания и тока записи по выбранной шине матрицы сердечников.15Формула изобретенияРеверсивный дешифратор для запоминающих устройств на матрицах магнитных 20 сердечников, шины которых соединены с диодами, образующими конечную ступень дешифрации, содержащий источник питания, транзисторные ключи, формирователи импульсов тока и ограничители 28 тока, о т л и ч а ю щ и й с я тем,что, с целью повышения быстродействия и упрощения, он содержит три ступени дешифрации с каскадным включением матричных дешифраторов, при этом вторая ступень выполнена на транзисторах, выводы конечного диодного матричного дешифратора, связанные с анодами диодов,подключены к коллекторам транзисторовтипа р-п-р первого транзисторного матричного дешифратора второй ступени,выводы диодного матричного дешифратора, связанные с катодами диодов, под"ключены к коллекторам транзисторов типа п-р-п второго транзисторного матричного дешифратора второй ступени, объединенные аноды и катоды диодов ко.ечного матричного дешифратора соединень.с шинами матриц магнитных сердечников,а другие концы указанных шин подключены к коллекторам транзисторов типар-и-р и п-р-и соответственно третьегои четвертого транзисторных матричныхдешифраторов второй ступени, объединенные группы эмиттеров транзисторов каждого транзисторного матричного дешифратора второй ступени через транзисторные ключи соединены с выходами одного дешифратора первой ступени, аобъединенные группы базовых выводовтранзисторов каждого транзисторногоматричного дешифратора второй ступенис выходами другого дешифратора первойступени.Источники информации, принятые вовнимание при экспертизе:1, Патент Англии Р 9 б 4487,кл. б 4 С,1971,2. Авторское свидетельство СССРР 247351,кл. Н 03 К 13/247, 1972.604151 Составитель Г.Кутнийончуков Техред А.Богдан Корректор Ь,Лаки Редактор Заказ 2124/49ЦНИИПИ Госу ов ССС 113035, И атентф, г. Ужгород, ул. Проектна Филиал П Тираж 1086ственного комитета делам нэобретенийква, Ж, Раушска ПодписноеСовета Иннии открытий наб., д, 4