Кодер сигнала изображения

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 73072 ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕН ИДЕТЕЛ ЬСТВ АВТОРСКОМ 2 сследовательскии(71) Всесоюзный научнинститут телевидения(54) КОДЕР СИГНАЛА ИЗОБРАЖЕНИЯ(57) Изобретение относится .к вычислительной технике. Его использование при постро 1)5 Н 03 М 3/04, 7/30, Н 04 й 7/1 ении цифровых телевизионных систем позволяет повысить информативность кодера за счет сокращения избыточности кодируемого сигнала, Это обеспечивается благодаря определению четырех разных классов кодируемых блоков, каждому из которых соответствует свой алгоритм синтеза выходного кодового слова. Кодер содержит аналого-цифровой преобразователь 1, блок 2 умножителей, блоки 3, 6 суммирования, узел 5 памяти, квантователь 4; блок 7 инвертирования, сумматор 8 модулей, блоки 9-11 буферной памяти, дешифраторы 12, 13, блоки 14, 15 коммутации, блок 16 кодирования.4 з,п. ф-лы, 4 ил.Я путем коммутации на выходы первого мультиплексора 19 его вторых входов. На первые выходы блока 15 коммутации комбинацией "10" коммутируются два разряда кода Я путем коммутации на выходы второго мультиплексора 20 его первых входов.Таким образом, если кодируемый фрагмент представляет собой переход от контура к равнояркостному участку, то для группы контура а представляется пятью разрядами, аг - двумя разрядами, Я - четырьмя разрядами, а для группы равнояркостного участка представляется тремя разрядами.В блоке 16 кодирования параллельный код, поступающий на его восемь входов, сворачивается в последовательный и выдается на выход кодера побитно.При реализации предлагаемого устройства, соответствующего случаю внутрикадрового кодирования групп 2 х 2 элемента, расход цифрового потока на информацию об одном элементе составляет 2 бита на элемент. По сравнению с прототипом выигрыш в сжатии потока составляет 1 бит/элемент. СтоимОсть изготовления предлагаемого устройства практически не отличается от стоимости кодера-прототипа, поскольку эффект достигается в результате введения новых связей. При этом стоимость окупается тем выигрышем в дорогостоящей пропускной способности канала связи, который достигается в результате уменьшения потока видеоданных,Формула изобретения 1. Кодер сигнала изображения, содержащий аналого-цифровой преобразователь, вход которого является информационным входом кодера, блок умножителей, выходы которого соединены с входами первого блока суммирования, первые выходы которого подключены к первым входам квантователя, выходы аналого-цифрового преобразователя соединены с информационными входами узла памяти, выходы которого подключены к первым входам второго блока суммирования и входам блока умножителей, вторые выходы первого блока суммирования через блок инвертирования соединены с вторыми входами второго блока суммирования, выходы которого через сумматор модулей подключены к вторым входам квантователя, первые-третьи выходы которого соединены с информационными входами соответственно первого-третьего блоков буферной памяти, первый и второй дешифраторы, первый и второй блоки коммутации, первые выходы которых подключены соответственно к первым и вторым информационным входам блока кодирования, выход которого являет 10 15 20 25 30 35 40 45 50 55 ся выходом кодера, первые управляющие входы блоков коммутации объединены, первые выходы второго блока буферной памяти подключены к входам первого дешифратора, выход которого соединен с вторым управляющим входом второго блока коммутации, первые выходы третьего блока буферной памяти подключены к первым информационным входам второго блока коммутации, о тл и ч а ю щи й с я тем, что, с целью повышения информативности кодера за счет сокращения избыточности кодируемого сигнала, перыве информационные входы первого блока коммутации подключены к первым выходам третьего блока буферной памяти, вторые выходы которого соединены с вторыми информационными входами первого и второго блоков коммутации, вторые выходы которых подключены соответственно к третьим и четвертым информационным входам блока кодирования, третьи информационные входы первого блока коммутации подключены к первым выходам второго блока буферной памяти, вторые выходы которого соединены с третьими информационными входами второго блока коммутации и входами второго дешифратора, первые выходы первого блока буферной памяти подключены к пятым информационным входам блока кодирования и четвертым информационным входам второго блока коммутации, вторые выходы первого блока буферной памяти соединены с шестыми информационными входами блока кодирования и четвертыми информационными входами первого блока коммутации, второй управляющий вход которого объединен с седьмым информационным входом блока кодирования и подключен к выходу первого дешифратора, выход второго дешифратора соединен с первым управляющим входом второго блока коммутации и восьмым информационным входом блока кодирования, тактовые входы аналого-цифрового преобразователя, узла памяти и квантователя и первые тактовые входы первого-третьего блоков буферной памяти объединены и являются первым тактовым входом кодера, вторые тактовые входы первого-третьего блоков буферной памяти и тактовый вход блока кодирования объединены и являются вторым тактовым входом кодера, входы синхронизации блока кодирования и узла памяти являются соответственно первым и вторым входами синхронизации кодера, управляющие входы блока оперативной памяти являются одноименными входами кодера,22 21 1730724 50 55 2. Кодер по п.1, о т л и ч а ю щ и й с я тем, что первый блок коммутации содержит первый и второй млуьтиплексоры, первые и вторые управляющие входы которых соответственно объединены и являются одноименными входами блока, первые информационные входы первого и второго мультиплексоров соответственно объединены и являются третьими информационными входами блока, вторые информационные входы второго мультиплексора соответственно объединены с вторыми и третьими информационными входами первого мультиплексора и являются четвертыми информационными входами блока, четвертые информационные входы первого и третьи информационные входы второго мультиплексоров соответственно объединены и являются вторыми информационными входами блока, четвертые информационные входы второго мультиплексора являются первыми информационными входами блока, выходы первого и второго мультиплексоров являются соответственно первыми и вторыми выходами блока,3, Кодер по п.1, о т л и ч а ю щ и й с я тем, что второй блок коммутации содержит первый и второй мультиплексоры, первые и вторые управляющие входы которых соответственно объединены и являются одноименными входами блока, первые информационные входы первого и второго мультиплексора объединены и являются первыми входами второго блока коммутации, вторые информационные входы второго мультиплексора являются вторыми информационными входами блока, третьи входы второго мультиплексора соответственно объединены с вторыми и третьими входами первого мультиплексора и являются четвертыми информационными входами блока, четвертые информационные входы первого и второго мультиплексоров соответственно объединены и являются третьими информационными входами блока, выходы первого и второго мультиплексоров являются соответственно первыми и вторыми выходами блока,4, Кодер по п.1, о т л и ч а ю щ и й с я тем,5 что узел памяти содержит блок оперативнойпамяти, первый и второй счетчики импульсов, преобразователь кодов, мультиплексори буферный регистр, информационные входы которого являются информационными10 входами узла, тактовый вход буферного регистра объединен со счетными входамисчетчиков импульсов и управляющим входом мультиплексора и является тактовымвходом узла, входы обнуления счетчиков им 15 пульсов объединены и являются входомсинхронизации узла, выходы буферного регистра подключены к информационным входам блока оперативной памяти,управляющие входы которого являются вхо 20 дами узла, выходы первого счетчика импульсов соединены с первымиинформационными .входами мультиплексора, выходы второго счетчика импульсов через преобразователь кодов подключены к25 вторым информационным входам мультиплексора, выходы которого соединены с адресными входами блока оперативнойпамяти, выходы которого являются выходами узла,30 5. Кодер по п.1, о т л и ч а ю щ и й с ятем, что блок буферной памяти содержитпервый-третий буферные регистры, информационные входы первого и третьего буферных регистров соответстаенно объединены35 и являются информационными входамиблока, выходы первого буферного регистрасоединены с информационными входамивторого буферного регистра, выходы которого и выходы третьего буферного регистра40 являются соответственно первыми и вторыми выходами блока, тактовый вход первого буферного регистра является первымтактовым входом блока, тактовые входывторого и третьего буферных регистров45 объединены и являются вторым тактовымвходом блока, 1730724Составитель С.Куликов ехред М,Моргентал Корректор Н.Ревская Тираж Подписноеударственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., 4/540 45 50 55 рядное кодирование в случае аз =О, а 2 н 1 О, т.е. на границе "равнояркостный участок - контур", является избыточным и в данном случае можно более грубо кодировать а 1 тремя разрядами, Текстура во фрагментах изображения также имеет маскирующее свойство, и поэтому на текстурных участках все параметры кодируемых групп можно кодировать более грубо.Наличие избыточности является недостатком кодера-прототипа,Целью изобретения является повышение информативности кодера за счет сокращения избыточности кодируемого сигнала.Указанная цель достигается тем, что кодер сигнала изображения содержит аналого-цифровой преобразователь, вход которого является информационным входом кодера, блок умножителей, выходы которого соединены с входами первого блока суммирования, первый выходы которого подключены к первым входам квантователя, Выходы аналого-цифрового преобразователя соединены с информационными входами узла памяти, выходы которого подключены к первым входам второго блока суммирования и входам блока умножителей. Вторые выходы первого блока суммирования через блок инвертирования соединены с вторыми входами второго блока суммирования, выходы которого через сумматор модулей подключены к вторым входам квантователя, первые-третьи выходы которого соединены с информационными входами соответственно первого-третьего блоков буферной памяти. Кодер содержит также первый и второй дешифраторы, первый и второй блоки коммутации, первые выходы которых подключены соответственно к первым и вторым информационным входам блока кодирования, выход которого является выходом кодера, Первые управляющие входы блоков коммутации объединены, первые выходы второго блока буферной памяти подключены к входам первого дешифратора, выход которого соединен с вторым управляющим входом второго блока коммутации, Первые выходы третьего блока буферной памяти подключены к первым информационным входам второго блока коммутации, первые информационные входы первого блока коммутации подключены к первым выходам третьего блока буферной памяти, вторые выходы которого соединены с вторыми информационными входами первого и второго блоков коммутации, вторые выходы которого подключены соответственно к третьим и четвертым информационным входам блока кодирования. Третьи информационные входы первого блока коммутации 5 10 15 20 25 30 35 подключены к первым выходам второго блока буферной памяти, вторые выходы которого соединены с третьими информационными входами второго блока коммутации и входами второго дешифратора. Первые выходы первого блока буферной памяти подключены к пятым информационным входам блока кодирования и четвертым информационным входам второго блока коммутации. Вторые выходы первого блока буферной памяти соединены с шестыми информационными входами блока кодирования и четвертыми информационными входами первого блока коммутации, второй управляющий вход которого объединен с седьмым информационным входом блока кодирования и подключен к выходу первого дешифратора. Выход второго дешифратора соединен с первым управляющим входом второго блока коммутации и восьмым информационным входом блока кодирования. Первый тактовый вход кодера сигнала изображения соединен с тактовым входом АЦП, тактовым входом узла памяти, тактовым входом квантователя и первыми тактовыми входами первого, второго и третьего блоков буфернои памяти, вторые тактовые входы которых соединены с первым тактовым входом блока кодирования и с вторым тактовым входом кодера сигнала изображения, третий тактовый вход которого соединен с вторым тактовым входом блока кодирования, Четвертый тактовый вход кодера сигнала изображения соединен с входом синхронизации узла памяти. Предлагаемое устройство реализует адаптивное групповое кодирование ТВ изображений группами 2 х 2 с объединением групп парами в блоки. Для каждой группы каждого блока вычисляются три переменные а 1 - средняя яркость группы; а 2 - отклонение от средней яркости; Я - матрица знаков, В кодере-прототипе на кодирование а 1 отводится семь разрядов, на а 2 - три разряда, на Я - два разряда, что соответствует сжатию потока видеоданных до 3 бит/элемент.В предлагаемом устройстве все множество образующих изображение фрагментов разделяется на четыре класса. Деление осуществляется на основе анализа значений аг; и аг; для двух групп, образующих блок. Если а, и а 2равны нулю, то данный блок соответствует классу равнояркостных фра ментов (а 1, = а 1 ) или фрагментов с плае ным изменением яркости (аа = а+1), 1730724Если а 2 = О, а а 2-1-1 =. О, то данный блок соответствует переходу от равнояркостного участка к контуру (класс равнояркостный участок - контур). Если а 2= О, а а 2= О, то данный блок соответствует переходу от контура к равнояркостному участку (класс контур - равнояркостный участок). Если а 2О, а а 2- О, то блок соответствует текстурному участку (класс текстура).Для определения, к какому классу принадлежит передаваемый блок, в выходном шестнадцатиразрядном кодовом слове имеются два служебных бита. Оставшиеся четырнадцать информационных бит распределяются между группами блока в зависимости от класса блока, Если это класс равноя ркостных участков, то на передачу а 1 отводится семь бит, на передачу ам+1 - семь бит. Если блок принадлежит к классу равнояркостный участок - контур, то, учитывая маскирующие свойства контура, параметр а 1 равнояркостной группы передается более грубо - тремя разрядами, а в контурной группе на а 1 - 1 отводится пять бит, на а 2 - 1 - два бита, на 3+1 - четыре бита. Аналогично распределяются четырнадцать информационных бит для класса контур - равнояркостный участок.Если блок относится к классу текстура, то, учитывая маскирующие свойства текстуры, все параметры кодируемых групп кодируются более грубо, На ап и а 1 нотводится по три бита, на а 2 и а 2-1 по два бита, на Я и Ь+1 по два бита. На приемной стороне исключенные из передачи два бита знаковой функции каждой группы восстанавливаются таким образом, чтобы восстановленная матрица знаков соответствовала горизонтальным или вертикальным контурам, Восстановление матрицы знаков именно таким образом связано с тем, что вероятность появления в естественных изображениях наклонных контуров меньше, чем вероятность появления горизонтальных или вертикальных контуров, Диагональное зрение человека менее остро, поэтому ошибки декодирования менее заметны в диагональных направлениях, Восстановление матриц знаков происходит следующим образом; где ; - восстановленные разряды матрицы.В кодере-прототипе на кодирование блока (т,е. двух групп, размерностью 2 х 2) 5 10 15 20 25 30 35 40 45 50 55 затрачивалось двадцать шесть бит, в предлагаемом устройстве на кодирование блока затрачивается шестнадцать бит. Адаптивный подход в распределении информационных бит выходного кодового слова на кодирование параметров групп позволяет сохранить высокое субъективное качество кодированных изображений при уменьшении цифрового потока с 3 бит/элемент до 2 бит/элемент.В настоящее время основной тенденцией разработки алгоритмов эффективного кодирования ТВ изображений является адаптивный подход. Практически для всех известных методов сжатия видеоинформации предложены адаптивные процедуры формирования кодовых слов. Напримерна международной выставке ОеВТ в Ганновере (ФРГ) японсая фирма КК демонстрировала универсальный процессор СР - 200, позволяющий выполнять следующие программы кодирования; адаптивное векторное квантование (АВК); трехмерное АВК; адаптивное усеченное блочное кодирование; адаптивное дискретное косинусное преобразование; ДИКУ с адаптивным квантованием.В предлагаемом устройстве также реализовано адаптивное кодирование, при этом двухступенчатое: первая ступень - адаптивное построение второй функции разложения для каждой кодируемой группы; вторая ступень - адаптивный синтез выходного кодового слова и зависимости от класса сюжета. Существенным моментом устройства является разбиение кодируемых блоков на классы с адаптацией процесса кодирования к каждому классу.Известны устройства группового кодирования с независимым кодированием групп и разбиением групп на классы.В перечисленных устройствах классами являются; равнояркостные участки, участки с плавным изменением яркости, скачок яркости и текстура. Разбиение на классы при независимом кодировании групп не позволяет идентифицировать контуры, т,е. участки изображения, приходящиеся на равнояркостную группу и группу с перепадом яркости. Как следствие, точность кодирования контуров оказывается сравнимой с точностью кодирования, например, скачка яркости, т,е, когда соседняя группа не равнояркостная. В результате возможно ошибочное восстановление контуров. При объединении групп в блоки, как это сделано в предлагаемом устройстве, контуры выделяются и для групп с контуром передается полноразрядная матрица знаков, т,е. сохраняется направленность контуров.Известны два устройства с объединением групп в блоки. В первом устройстве согласование между группами в блоке производится на основании статистических свойств кодируемого.сюжета, т,е, без учета ограничений зрительного восприятия, Во втором устройстве также игнорируются особенности зрительного восприятия изображений, так как усилия разработчиков направлены на повышение эффективности путем устранения координатной избыточности кодируемых переменных,Высокое качество кодированных изображений при сжатии потока может быть получено только за счет максимально возможного использования свойств зрительного анализатора человека. В предлагаемом устройстве использованы маскирующие свойства контуров; маскирующие свойства текстуры; меньшая разрешающая способность глаза в наклонных направлениях, чем в горизонтальных и вертикальных, а также способность глаза усреднять малые возмущения яркости,На фиг.1 приведена блок-схема кодера сигнала изображения; на фиг.2 - схемы первого (а) и второго (б) блоков коммутации; на фиг.3 - узел памяти, пример выполнения; на фиг,4 - блок буферной памяти, пример выполнения.Кодер сигнала изображения содержит аналого-цифровой преобразователь 1, вход которого является информационным входом кодера, блок 2 умножителей, выходы которого соединены с входами первого блока 3 суммирования, первые выходы которого подключены к первым входам квантователя 4. В ыходы аналого-цифрового преобразователя 1 соединены с информационными входами узла 5 памяти, выходы которого подключены к первым входам второго блока 6 суммирования и входам блока 2 умножителей. Вторые выходы первого блока 3 суммирования через блок 7 инвертирования соединены с вторыми входами второго блока 6 суммирования, выходы которого через сумматор 8 модулей подключены к вторым входам квантователя 4, первые-третьи выходы которого соединены с информационными входами соответственно первого 9 - третьего 11 блоков буферной памяти. Кодер также содержит первый 12 и второй 13 дешифраторы, первый 14 и второй 15 блоки коммутации, первые выходы которых подключены соответственно к первым и вторым информационным входам блока 16 кодирования, выход которого является выходом кодера,Аналого-цифровой п реобразователь (АЦП) 1 выполнен по известной схеме параллельного аналого-цифрового преобразователя с кодирующей логикой на постоянной памяти, В блоке 2 множителей каждый элемент умножается на 1/и. Блок 2 может быть 5 реализован на п ППЗУ, на каждый из которых поступает один элемент хь В ППЗУ, в соответствии с зашитой программой умножения производится умножение х на 1/и, С целью повышения точности умножения 10 блок 2 может быть реализован на О-регистрах и нескольких схемах суммирования, позволяющих осуществить операцию умножения посредством суммирования соответствующих сигналов.15 Первый 3 блок суммирования содержитсобственно схемы суммирования, выполненные на логических элементах И, ИЛИ, НЕ, Для четырех одновременно кодируемых элементов блок 3 содержит три схемы счм мирования; на первой складывается иХ 2ХЗ Х 4ипна второй и . и на третьей -п исуммы с первои и второй схем суммирования.Квантователь 4 содержит преобразова 25 тель кодов, который может быть реализован на ППЗУ, и блоки задержки, которые могут быть выполнены, например, на 0- триггерах или логических элементах, В преобразователях производится грубое 30 равномерное квантование восьмиразрядного кода а 2 в трехразрядный а 2 по правилу а 2 = а 2/32), которое однозначно определяет таблицу перекодирования преобразователя кодов.35 Узел 5 памяти включает в себя буферный регистр 26, первый счетчик 22 импульсов, второй счетчик 23 импульсов, преобразователь 24 кодов, мультиплексор 25 и блок 21 оперативной памяти, выполнен ный, например, на микросхеме 565 РУ 5. Дляизображения 512 х 512 элементов первый 22 и второй 23 счетчики импульсов - восемнадцатиразрядные, т,е. формируется 18-разрядный адрес. Преобразователь 24 кодов 45 (например на РТ 5) также является восемнадцатиразрядным. Мультиплексор 25 может быть выполнен на логических элементах И, ИЛИ, НЕ.Второй блок 6 суммирования содержитп схем суммирования. На 1-ой схеме суммирования ( = 1,п) производится вычисление суммы х с (-а 1), т.е. вычисляется б = х - а 1 =- х + а 1+ 1, где а 1 поступает с выхода блока 7инвертирования, представляющего собой 55 блок инверторов, Значения б передаются всумматор 8 модулей, который для и = 4 состоит из четырех схем ППЗУ и трех сумматоров, На 1-ю схему ППЗУ поступает Ф, в которой зашита программа перевода Ф из дополнительного в прямой код. т,е. по суще 1730724 1240 45 50 55 ству вычисление модуля Ф. На первой схеме суммирования складывается 1 о 1 и 1 б 21, на второй - 1 бз 1 и Ы 41, на третьей - суммы с выходов первого и второй схем суммирова 1 Ьния, т.е. а 2 = - х 1 - а 1. Вычислен 2,йная сумма без младшего разряда (т.е. деленная на 2) подается на выход, Кроме того, на выход сумматора 8 модулей подается матрица знаков, вычисляемая при определении модулей х - а 1, Коды а, а 2 и Я поступают в квантователь 4.Кодер сигнала изображения содержит первый 14 и второй 15 блоки коммутации, первые управляющие входы которых объединены, первые выходы второго блока 10 буферной памяти подключены к входам первого дешифратора 12, выход которого соединен с вторым управляющим входом второго блока 15 коммутации. Первые выходы третьего блока 11 буферной памяти подключены к первым информационным входам второго блока 15 коммутации, Первые информационные входы первого блока 14 коммутации подключены к первым выходам третьего блока 11 буферной памяти, вторые выходы которого соединены с вторыми информационными входами первого 14 и второго 15 блоков коммутации, вторые выходы которых подключены соответственно к третьим и четвертым информационным входам блока 16 кодирования, Третьи информационные входы первого блока 14 коммутации подключены к первым выходам второго блока 10 буферной памяти, вторые выходы которого соединены с третьими информационныцми входами второго блока 15 коммутации и входами второго дешифратора 13, Первые выходы первого блока 9 буферной памяти подключены к пятым информационным входам блока 16 кодирования и четвертым информационным входам второго блока 15 коммутации. Вторые выходы первого блока 9 буферной памяти соединены с шестыми информационными входами блока 16 кодирования и четвертыми информационными входами первого блока 14 коммутации, второй управляющий вход которого объединен с седьмым информационным входом блока 16 кодирования и подключен к выходу первого дешифратора 12, Выход второго дешифратора 13 соединен с первым управляющим входом второго блока 15 коммутации и восьмым информационным входом блока 16 кодирования. Первый тактовый вход кодера сигнала изображения соединен с тактовым входом АЦП 1, тактовым входом узла 5 памяти, тактовым входом квантователя 4 и первыми 5 10 15 20 25 30 35 тактовыми входами первого 9, второго 10 и третьего 11 блоков буферной памяти, вторые тактовые входы которых соединены с первым тактовым входом блока 16 кодирования и с вторым тактовым входом кодера сигнала изображения, третий тактовый вход которого объединен с вторым тактовым входом блока 16 кодирования. Четвертый тактовый вход кодера сигнала изображения соединен с входом синхронизации узла 5 памяти.Первый блок 9 буферной памяти содержит первый 27, второй 28 и третий 29 буферные регистры, представляющие собой три семиразрядных параллельных регистра. Входы первого 27 и третьего 29 регистра соединены между собой и подключены к первым выходам квантователя 4. Выход первого регистра 27 подключен к входам второго регистра 28. Первый регистр 27 тактируется частотой 1 гакт д второй 28 и третий 29 - частотой 1 такт/2, что позволяет получить одновременно на выходах второго 28 и третьего 29 регистров коды ап и а 1+1 средней яркости от последующей группы.Второй блок 10 буферной памяти по устройству аналогичен первому с той лишь разницей, что вместо семиразрядных в нем используются двухразрядные регистры, Третий блок 11 буферной памяти по устройству аналогичен первому с той лишь разницей, что вместо семиразрядных в нем используются четырехразрядные параллельные регистры.Дешифраторы 12 и 13 выполнены на элементах ИЛИ - 2 НЕ. Первый блок 14 коммутации содержит первый 17 и второй 18 мультиплексоры, первые и вторые управляющие входы которых соответственно объединены и являются одноименными входами блока, Первые информационные входы первого 17 и второго 18 мультиплексоров соответственно объединены и являются третьими информационными входами блока 14. Вторые информационные входы второго мультиплексора 18 соответственно объединены с вторыми и третьими информационными входами первого мультиплексорэ 17 и являются четвертыми информационными входами блока 14. Четвертые информационные входы первого 17 и третьи информационные входы второго 18 мультиплексоров соответственно объединены и являются вторыми информационными входами блока 14, Четвертые информационные входы второго мультиплексора 18 являются первыми информационными входами блока 14. Выходы первого 17 и второго 18 мультиплексоров являются50 соответственно первыми и вторыми выходами блока 14.Второй блок 15 коммутации содержит перый 19 и второй 20 мультиплекСоры, первые и вторые управляющие входы которых соответственно объединены и являются одноименными входами блока 15. Первые информационные входы первого 19 и второго 20 мультиплексора объединены и являются первыми входами второго блока 15 коммутации, вторые информационные входы которого соединены с вторыми входами второго мультиплексора 20, третьи входы которого объединены с вторыми и третьими входами первого мультиплексора 19 и являются чет-. /вертыми информационными входами блока 15 коммутации, третьи информационные входы которого соединены с четвертыми входами первого 19 и второго 20 мультиплексоров, выходы которых являются первыми и вторыми выходами второго блока 15 коммутации.Мультиплексоры 17 и 18 представляют собой два мультиплексора "четыре в один", которые управляются двумя сигналами управления. Мультиплексоры 19 и 20 аналогичны мультиплексорам 17 и 18.Блок 16 кодирования содержит параллельно-последовательный 0 -регистр.Управление блоками, входящими в кодер, осуществляется синхрогенератором(не показан), Синхрогенератор формирует следующие частоты: 1 т - тактовую, частоту группы 1 т/2, канальную 1,частоту полей 1 п,Кодер сигнала изображения работает следующим образом. Аналоговый телевизионный сигнал поступает на вход блока 1 АЦП, в котором преобрузуется в цифровой видеосигнал. В узле 5 памяти в результате задержки цифрового сигнала на время одного поля создается ряд цифровых сигналов, каждый из которых соответствует одному из элементов апертуры 2 х 2 элемента (т,е, группы соседних элементов изображения). После умножения в блоке 2 на весовые коэффициенты в первом блоке 3 суммирования вычисляется среднее значение яркости по кодируемой группе (коэффициент а 1). Во втором блоке 6 суммирования из значения яркости каждого элемента группы вычисляется среднее значение яркости по группе (т,е. блоки 7 и 6 функционально образуют вычитатель). В сумматоре 8 модулей производится сложение модулей разностей, полученных в блоке 6, Вычисленная сумма без младшего разряда (т.е. деленная на 2) подается на выход. Кроме того, на выход сумматора 8 модулей подается матрица знаков, вычисляемая при 5 10 15 20 25 30 35 40 45 определении модулей 1 х-а 1 . Коды а 1. аг и 3 поступают в квантователь,С первых выходов квантователя 4 семи- разрядный код а подается на входы первого блока 9 буферной памяти. С вторых выходов квантователя 4 двухразрядный код а 2 подается на входы второго блока 10 буферной памяти, с третьих выходов квантователя 4 четырехразрядный код Я подается на входы третьего блока 11 буферной памяти,Первый блок 9 буферной памяти содержит три семиразрядных параллельных буферных регистра. Входы первого и третьего буферного регистров соединены между собой и являются входами первого блока 9 буферной памяти. Выходы первого буферного регистра подключены к входам второго буферного регистра, Выходы второго и третьего буферного регистра являются выходами первого блока 9 буферной памяти, Первый и второй буферные регистры тактируются частотой 1 т, а третьи - частотой 1/2. Код а поступает на входы первого и третьего регистров. Импульсами тактовой частоты код а переписывается из первого буферного регистра во второй. На выходе второго буферного регистра код ан будет только через время, равное двум периодам тактовой частоты, За это время вычисляются другие параметры кодируемой группы, т,е. аа+, аз+1, Я+ь Код а 1 н- подается на входы первого и третьего буферных регистров в тот момент, когда код а 1 присутствует на входах второго буферного регистра, Импульсами с частотой 1 тзкт код а 1 и импульсами с частотой тт/2 код а 1+1 одновременно переписывается на выходы второго и третьего регистров, т,е. на двух выходах первого 9 и блока буферной памяти присутствуют семиразрядные коды а 1 и ан.1 от следующей кодируемой группы.Аналогично первому блоку 9 буферной памяти работают второй 10 и третий 11 блоки буферной памяти. На двух двухразрядных выходах второго блока 10 буферной памяти присутствуют одновременно кодыа 2и а 2 На двух четырехразрядных выходах третьего блока 11 буферной памяти присутствуют одновременно коды Я и Я+,В первом 12 и втором 13 дешифраторах осуществляется анализ того фрагмента изображения, к которому принадлежит группа кодируемых элементов, На входы этих дешифраторов подаются коды а 2;и аг Если кодируемые группы принадлежат к равнояркостному участку изображения, т.е, все элементы в группе 2 х 2 равны между собой, то значения аги а 2; равны нулю и сигналы на выходах дешифраторов 12 и 13нули. Если кодируемые группы принадлежат текстурному участку, то для таких групп значения а 2,и аг;, отличны от нуля и сигналы на выходах дешифраторов 12 и 13 единицы. Если фрагмент изображения соответствует переходу от равнояркостного участка к контуру, то для группы равнояркостного участка а 2 = О, а для группы, соответствующей контуру, а 2О. Сигналы на выходе дешифратора 12 - "0", на выходе дешифратора 13 - "1". Если фрагмент изображения соответствует переходу от контура к равнояркостному участку, то аг; =. 0; а 2, 1= 0 и сигналы на выходах дешифрато ров 12 и 13 - "1" и "0" соответственно.Таким образом, комбинация выходных или управляющих сигналов дешифраторов определяет тип кодируемого фрагмента, Если комбинация управляющих сигналов "00", то кодируемый фрагмент соответствует равнояркостному участку или участку с плавным изменением яркости. Если комбинация управляющих сигналов "11", то кодируемый фрагмент соответствует текстуре, и если комбинация управляющих сигналов "01" или "10", то кодируемый фрагмент соответствует переходу "равнояркостный участок - контур" или "контур - равнояркостный участок".С вторых выходов первого блока 9 буферной памяти семиразрядный код а а 1; подается следующим образом: три старших разряда кода а , подаются на четвертые входы 5 блока 16 кодирования, а четыре разряда подаются на пятые входы первого блока 14 коммутации, В блоке 14 коммутации два младших разряда кода аподаются на вторые входы второго мультиплексора 18, а два оставшихся разряда подаются на вторые и третьи входы первого мультиплексора 17.С первых выходов первого блока 9 буферной памяти: семиразрядный код а 1+1 45 подается следующим образом; три старших разряда кода а, 1 подаются на третьи входы блока 16 кодирования, а четыре разряда подаются на четвертые входы второго блока 15 коммутации, В блоке 15 коммутации два младших разряда кода а 1 .1.1 подаются на четвертые входы второго мультиплексора 20, а два оставшиеся разряда подаются на третьи и четвертые входы первого 19 мультиплексора,Управляющий бит с выхода первого 12 дешифратора подается на первый вход первого блока 14 коммутации, на пятый вход второго блока 15 коммутации и на пятый вход блока 16 кодирования. В блоках 14 и 15 коммутации управляющий бит подается на первые входы мультиплексоров 17-20,Управляющий бит с выхода дешифратора 13 подается на второй вход второго блока 15 коммутации, на четвертый вход первого блока 14 коммутации и на второй вход блока 16 кодирования, В блоках 14 и 15 коммутации этот управляющий бит подается на вторые входы мультиплексоров 17 - 20,С первых выходов второго 10 блока буферной памяти двухразрядный код аг; подается на третьи входы первого блока 14 коммутации. В этом блоке двухразрядный код аподается на первые входы первого 17 мультиплексора и на первые входы второго мультиплексора 18.С вторых выходов второго блока 10 буферной памяти двухразрядный код а а 2,подается на третьи входы второго блока 15 коммутации. В этом блоке двухразрядный код а 2, , подается на первые входы первого мультиплексора 19 и на первые входы второго мультиплексора 20,С первых выходов третьего блока 11 буферной памяти четырехразрядный код Я подается на первые входы второго блока 15 коммутации, Два разряда из четырехразрядного кода Я подаются на вторые входы первого блока 14 коммутации. В блоке 14 коммутации два разряда кода Я подаются на четвертые входы первого мультиплексора 17 и эти же разряды кода Я; подаются на вторые входы второго 20 мультиплексора второго блока 15 коммутации, Два других разряда кода Я 1 в блоке 15 коммутации подаются на вторые входы первого мультиплексора 19.С вторых выходов третьего блока 11 буферной памяти четырехразрядный код Я+1 подается на вторые входы первого блока 14 коммутации. Два разряда из четырех- разрядного кода Я+ подаются на вторые входы второго блока 15 коммутации. В блоке 15 коммутации два разряда кода Я;+ подаются на третьи входы второго мультиплексора 20 и эти же разряды кода Я;+1 подаются на вторые и третьи входы второго мультиплексора 18 первого блока 14 коммутации. Два других разряда кода Я+ в блоке 14 коммутации подаются на четвертые входы первого мультиплексора 17,Структура выходного кодового словакодера сигнала изображения зависит от типакодируемого фрагмента изображения. Если кодируемый фрагмент представляет собой текстуру, то в двух соседних группах 2 х 2 коды а 2,.и а 2,. 1 отличны от нуля. Управляю.щие сигналы на выходах дешифраторов 1251015 20 25 30 35 40 45 50 55 и 13 - "1". Комбинация управляющих сигналов "11" скоммутирует на первые выходы первого блока 14 коммутации два разряда кода а 2 путем коммутации на выходы первого мультиплексора 17 его первых входов, На вторые выходы блока 14 комбинацией "11" коммутруются два разряда кода Я путем коммутации на выходы второго мультиплексора 18 его четвертых входов.Комбинация управляющих сигналов "11" коммутирует на вторые выходы второго блока 15 коммутации два разряда кода а 2+ 1 путем коммутации на выходы первого мультиплексора 19 его первых входов. На первые выходы блока 15 комбинацией "11" коммутируются два разряда кода Я+1 путем коммутации на выходы второго мультиплексора 20 его третьих входов,Таким образом, если кодируемый фрагмент представляет собой текстуру, то а 1 - средняя яркость кодируемой группы - представляется тремя разрядами; а 2 - отклонение от средней яркости - представляется двумя разрядами; Я - матрица энаков - представляется двумя разрядами, Для соседней группы а 1;+1 представляется тремя разрядами; а 2+1 - двумя разрядами; Я+1 - двумя разрядами,Если кодируемый фрагмент представляет собой равнояркостный участок или участок с плавным изменением яркости, то в двух соседних группах 2 х 2 коды а 2, и а 2-1.1 равны нулю. Управляющие сигналы на выходах дешифраторов 12 и 13 - "0". Комбинация управляющих сигналов "00" коммутирует на первые выходы первого блока 14 коммутации два разряда кода а 1 путем коммутации на выходы первого мультиплексора 17 его третьих входов. На вторые выходы блока 14 комбинацией "00" коммутируются два младших разряда кода э 1 путем коммутации на выходы второгомультиплексора 18 его вторых входов.Комбинация управляющих сигналов"00" коммутирует на вторые выходы второго блока 15 коммутации два разряда кода а 11+1 путем коммутации на выходы первого мультиплексора 19 его четвертых входов, На первые выходы блока 15 комбинацией "00" коммутируются два младших разряда кода а 1+1 путем коммутации на выходы второго мультиплексора 20 его четвертых входов. Таким образом, если кодируемый фрагмент представляет участок с плавным изменением яркости или равнояркостный участок, то а 1 - средняя яркость кодируемой группы - представляется семью разрядами и а 1 +1 - семью разрядами.Если кодируемый фрагмент представляет собой переход от равнояркостного участка к контуру, т.е. одна кодируемая группа принадлежит к равнояркостному участку, а другая группа - к контуру, то в первой группе а 2=0, а во второй а 2 +1 - О. Управляющий сигнал на выходе дешифратора 12 - "0", на выходе дешифратора 13 - "1". Комбинация управляющих сигналов "01" коммутирует на первые выходы первого блока 14 коммутации два разряда кода Я+1, путем коммутации на выходы первого мультиплексорэ 17 его четвертых входов. На вторые выходы блока 14 комбинацией "01".коммутируются два других разряда кода Я+1 путем коммутации на выходы второго мультиплексора 18 его третьих входов,Комбинация управляющих сигналов "01" коммутирует на вторые выходы второго блока 15 коммутации два разряда кода а 1; +1 путем коммутации на выходы первого мультиплексора 19 его третьих входов, На первые выходы блока 15 коммутации комбинацией "01" коммутируются два рязряда :кода а 2+1 путем коммутации на выходы второго мультиплексора 20 его первых входов.Таким образом, если кодируемый фрагмент представляет собой переход от равнояркостного участка к контуру, то для равнояркостного участка а 11 представляется тремя разрядами, а для группы контура э 1+1 пятью разрядами; а 2; +1 - двумя разрядами; . Я+1 - четырьмя оазрядами, что позволяет более точно,. кодировать контуры,Если кодируемыи фрагмент представляет собой переход от контура к равнояркостному участку, т.е. одна кодируемая группа принадлежит к контуру, а другая группа - к равнояркостному участку, то в первой группе а 2;= О, а во второй а 2+1 = О, Управляющий сигнал на выходе дешифратора 12 - "1", . на выходе дешифратора 13 - "0". Комбинация управляющих сигналов "10" коммутиру.- ет на первые выходы первого блока 14 коммутации два разряда кода а 1 путем коммутации на выходы первого мультиплексора 17 его вторых входов, На вторые выходы блока 14 комбинация "10" коммутирует два разряда кода а 2 путем коммутации на выходы второго 18 мультиплексора его первых входов.Комбинация управляющих сигналов "10" коммутирует на вторые выходы второго блока 15 коммутации два разряда кода