Устройство для передачи сигналов приращений

Союз Советских Социалистических РеспубликО П И С А И Й Е ллбо 17 звЙЗОБРЕТЕЙ ИЯ Ве ОРСКОМУ СВИДЕ 7 ЕЛЬЮ е 61) Дополе льнов и звт, снеек-ву(51)"И Кл,31408 /8 2. 08 С 19/ Госудоротеенай ноцнт Совете ЬЬннетров ССС оо делом неооретенцй и отнроетнй(451 дата оду иано 05.04 ни Яо К 621,398 88.8) ЛИЕ(ОЯВ еенсаиия 1 1,0 72) АВТОты ейзобретен афаров и Са 1, 1(у 71) ЗЕЕЯИтатЕ тЕЕт СПОЙСтВО йЛЯ ПН ЕОАЧСИП 1 АПОВ ПРИРАЩЕНИЙ.Устройствосвязи,осится к телем ра су м Известны устройства, содержащие генератор синхронизируюших импульсов, преобзователь, аналог-цифра, сравниватель,мматор, двоичный счетчик, матрицу,зле- енты И, ИЛИ и НЕ, которые передают сигвадье приращений 1 .Однако Известные устройства,характерйзуются большой величиной ошибки перегруз- щ ки. при обработке скачков сигнала и большой длительностью времени, затрачиваемой на обработку скачков сигнала.Наиболее близким по технической сущности данному является устройство для пере- е 5 ДаЧИ СИГНаЛОВ ПРИРаЩЕЕЕийа СОДЕРжа ЦЕЕ акалого-цифровой преобразовательа вход которого подключен ко входу устройства, анализатор знака и разности, первый, второй и третий входы которо: о соединены сост- , 20 ветственно с выходами аналого-цифрового преобразователя, сумматора и первым выходам матричного коммутатора, второй и третий выходь 1 матричного коммутатора подклю- ЧЕНЫ К СООтВЕтСтеуЕащИМ ВХОдаМ СуММатОра,- Я первый выход генератора синхроимпулесовсоединен с синхронизируюшими входами матрцчного коммутатора и формирователя сигилов, а второй выход - с синхронизируюшимивходами аналого-цифрового преобразователя,логического переключателя анализаторазнака и разности, первые три выхода которого соединены с соответствуюшими входами логического переключателя, выход формирователя сигналов подключен к вь 1 ходу устройстваНедостатком известного техееич ескогорешения является наличие больших выбросоввосстанавливаемого сигнала при передаческачкообразного сигнала, что ведет к увелеечеееию дисперсии оецибкее и большого времеееее отработки скачков сигнала.Цеееьео изобретения является повышениеточности и быг гт 1 одействия,Для етого в устройство введен блоккодирования, первый и второй выходы которого подтлточень, к соответствующим. вхоДаы фООЕЕИООВОТЕЛЯ СигиаЛОВа ВХОДЫ СОЕДИНЕНЫ С ПЕРЬЬЕМт ВТОРЫМ, тРЕТЬЦМ И ЧЕтВЕРтЫМвьеходамн логического переключателя, четвертый и пятый входы которого подклкиены к соответствующим выходам анализатора знака и разности, выходь логического переключателя соединены со входами матричного коммутатора, бЛогический переключатель содержит элеленты И, ИЛИ, триггеры и элелент задержки, выход котооого соединен с 1 х - входом первого триггера, прямой выход перво го и иньерсиый выход второго триггеров подключень ко входами;. элелента И, выходы элементов ИЛИ подкпочены соответственно ке входам третьего и четвертого триггеров, вход элемента задержки и 3 - вход третье о тоиггера соединены спервым входом логи- ческого переключателя, 5 -вход второго триггера подключен ко второму входу логического переключателя, б -вход четвертого триггера ипервый вход первого элемен О та ИЛИ соединен с третьил; входом логического переключателя, второй вход первого и первый вход второго элементов ИЛИ подключен к четвертолу входу логического переключателя, рторой вход второго элелен- Ы та ИЛИ и 5 - вход третьего триггера подключен к пятому входу логического переключателя, 5- вход первого триггера соединен с.синхронизируюшим входом логического переклю.ателя,инверснь.й выход пер- ЗО вого триггера, выход элемента И, прямой выход второго и выход третьего и четвертого триггеров подключень соответственно к первому, второму пятому, третьему и четвертому выходу матричного коммутаторавБлок копировапия сопержит элементы 2 И-И 11 И первые входы первых элементов И элементов 2 И-ИЛИ подключены к четвертому40 входу блока кодирования, второй вход первого элемента И первого элемента 2 И-ИЛИ и первый вход второго элемента И второго элемента 2 И-ИЛИ соединень. с первым входом блока кодирования, первый входкоторого и второй вход первого элелентов И соответственно первого и второго элементов 2 И-ИЛИ подключены ко второму входу блока кодирования, вторые входы вторых элементов И элементов 2 И-ИЛИ соединены с третьил" входом блока копирования; выходы элелентов 2 И-ИЛИ подключены к выходам блока.На фиг, 1 приведена рункциональная электрическая схема устройства, которая со-.М держит аналого-цифровой преобразователь 1, анализатор знака и разности 2, сумматор 3, матричный коммутатор 4, генератор синхроимпульсов 5, формирователь сигналов 6, ло 60 гический переключатель 7, блок кодирования 8, второй элемент ИЛИ 9, первый элемент ИЛИ 10, элемент задержки 11, четвертый триггер 12, третий триггер 13, второй триггер 14, первый триггер 15, элемент И 16. первый элемент 2 И-ИЛИ 17, второй элемент 2 И-ИЛИ 18,На фиг. 2 приведены временные диаграммы работы устройства, Устройство ре.- ботает следующим образом, Сообщение А (г) с помощью аналого-цифрового преобразователя 1 преобразуется в параллельный двоичный код Л, (1 ), который подается на первую группу входов анализатора знака и разности 2, на вторую группу входов1 когорог о поступает восстановленное сообшение Д,(1) в виде параллельного двоичного копа, из матричного колмутатора 4 попается опорный сигнал Мц И). В результате сравнения значенийОг( 1 )ц и Л,ц (,.) в анализаторе знака и разности .2 вырабатываются сигналы "+", если д Лц И 4) ) О "-", еслийАч Н) ( О, и "о" если д А, 1 с;) = О, л также сигнал "Ъ ", если дЛц (1)2 дЛцИ; ) , если ЬАо ( 1)(2 дЛ,(С; ),Сигналы "+" подаются на вход"5" первого триггера 12 и на второй вход первого элемента ИЛИ 10, сигналы "-" подаются на вход " 5 " третьего триггера 13 и второй вход второго элемента ИЛИ 9, сигналы "о" попаются на первые входы второго элемента ИЛИ 9 и первого элемента ИЛИ 10, Выход второго элемента ИЛИ 9 соепинен со входом М четвертого триггера 12, выход первого элементаИЛИ 10 соединен со входом "Я " третьего триггера 13. Сигнал "" подают на вход5 второго триггера 14, "-" подают на вход "Я" второго триггера 14 и на вход элемента задержки 11, длительность задержки Ь выбирается из условия.дг,=о 2 ю - выход элемента задержки соединяется со вхопом " Я " первого триггера 15. На вход " 5 " четвертого триггера 15 подаются тактовые импульсы с частотой 7 вНа выходе четвертого триггера 12 получается строб + фиг, 2,з) са выходе,третьего триггера 13 получается строб -",на выходе второго триггера 14 получаетсястроб (фиг, 2,к.), на инверсном выходе первого триггера 15 получится строб"" (фиг.2,л) Выход первого триггера15 и инверсный выход второго триггера14 подключены к первому и второму входам элемента И 16, на,выходе которойполучается строб (фиг,2 м),ФПолученные в логическом переключателе 7 стробы подаются на входы матричного коммутатора 4 где вырабатываютсязначения разностей в ломенты времени(фпг,2,п) для управления работой анализатора знака и разности 2. Значения разностей подаются в сумматор 3, где получаетсявосстановленньй сигнал Л ц (Ь), Одновременно стробы "+";и строб (фиг,2 рм.) подаются в блок копирования 8 для выработки сигналов, управляющих работой формирователя сигналов 6.Строб "+" подается на первые входы первых 10элементов и первого,и второго элелента2 И-ИЛИ 17 и 18, На вторые входы второго элемента И первого элел 1 ента 2 И - ИЛИ1."7 и второго элелента Р второго элемента2 И-ИЛИ 18 подается строб "-". На второйвход элемента И первого элемента 2 И-ИЛИ17 и второго элемента И второго элелента2 И-ИЛИ 18 подается строб "-"На второйвход элел 1 ента И первого элел.ента 2 И-ИЛИ17 первый вход второго элемента И второго 20элемента 2 И-ИЛИ 18 подается строб "С ",На первый вход второго элемента И первогоэлемента 2 И-ИЛИ 17 и второй вход первого элемента И второго элел.энта 2 И-ИЛИ18 подается строб (фиг.2 и)На выходе25первого элемента 2 И-ИЛИ 17 получаетсястроб (фиг, 2,н ) на выходе второго элемента 2 И-ИЛИ 18 получается строб (фиг,2,о),Для работы матричного коммутатора 4 и форЭО, мирователя 6 в генераторе синхроимпульсов5 формируются синхроил.пульсы, задержаннь:еотносительно импульсов опроса (фиг,2,а) навеличину в,(фиг, 2,б).,г ггФормирователь сигналов 6 вырабать.ваетсигналы б (6;), (фиг,2) задержанныеГотносительно импульсов опроса на2Импульсы опроса (фиг.2 а) с выхода генератора синхроимпульса 5 поступают насоответствующие входы аналого-цифровогопреобразователя 1 анализатора знака и разности 2 сумматора 3 и логический переключатель 7.Устройство может быть реализовано в любой цифровой системе передачи данных. 45Применение устройства позволит расширитьдиапазон передаваемых параметров и повыситэффективность системы передачи информации,50Формула изобретенияУстройство для передачи сигналов прирашений, содержащее аналого-цифровой преоб-, разователь, вход которого подключен к входу 55 устройства, анализатор знака и разности, первый, второй и третий входы которого соединены соответственно с выходами аналого цифрового преобразователя, сумматора и первым выходом матричнотокоммута-,60 тора, второй и третий выходы матричного кол 1 лутатора подключены к соответствующимвходам сумматора; первый вход генераторасинхроил 1 пултаов соединен с синхронизируюшими входал 1 и матричного коммутатораи формирователя сигналов, а второй выход - с синхронизируюшими входами анало-го-гифрового преобразователя, логическогопереключателя, анализатора знака и разности, первые трп выхода которого соединены с соответствуюшими входами логического переключателя, выход формирователясигналов подключен к выходу устройства,о т л и ч а ю ш е е с я тел, что, с цельюповышения точности и быстродействия устройства в него введен блок кодирования,первый и второй вьходы которого подключены к соответствуюшпл 1 входам формироватеп я с игнал ов, вх о пы с ое пинеды с перв ь;м,вторым и третьим, четвертьм выходамилогического переключателя, четвертыйи пятый входы которого подключены к соответствующил 1 выхопад, анализатора знакаи разности, выходы логического переключателя соепинены со входами матричногокоммутатора,2, Устройство для передачи сигналовприрашений по п. 1 о т л и ч а ю ш е е с ятем, что, логический переключатель содержит элементь И и ИЛИ, триггеры иэлемент запержки, выход которого соединен с Я - вхопом первого триггера, прямойвыход первого и инверсный вход второготриггеров подключены ко входам элементаИ выходы элел 1 ентов ИЛИ подключены соответственно к входам третьего и четвертого триггера, вход элемента задержки и %ввход третьего триггера соединены с первымвходом логического переключателя, 5 -вход второго триггера подключен к второмувходу логического переключателя, 5 -входчетвертого триггера и первый вход первого элемента ЛЛИ соепинен с третьим входом логического переключателя, второйвход первого и первый вход второго элементов ИЛИ подключен к четвертому входулогического переключателя, второй входвторого элемента ИЛИ и 5 -вход третьеготриггера подключен к пятому входу логического переключателя, 5 -вход первоготриггера соединен с синхронизируюшимвходом логического переключателя, инверсный выход первого триггера, выход элемента И прямой выход которого и выходтретьего и четвертого триггеров подключены соответственно к первому, второму,пятому, третьему и четвертому входамматричного коммутатора,3, Устройство пчя передачи сигналовприращений по и, 1 о т л и ч а ю щ е ес я тел;, что блок кодирования содержитф ф у/ г )д х 2 ф д ППП "Патент, г, Ужг ул, Проектная,элементы 2 И-ИЛИ первые входы первых элементов И, элементов 2 И-ИЛИ и лилоченных к четвертому входу блока кодирования, второй вход пераото элемента И первого алсмента 2 И-ИЛИ и первый вход второго элемента И второго элемента 2 И-ИЛИ соединены с первым Входом блока кодирования, первый вход второго и второй вход первого элементов И соответственно первого и второго элементов 2 И-ИЛИ подключены к второму входу блокам кодирования, вторые входы втсрых элементов И еле.,ептов 2 И-ИЛИ соединены с третьим входомблока кодированиявыходы элементов 2И-ИЛИ подключены к выходам блока кодирования,6 Источники информации, принятые во внимание при экспертизе; Авторское свидетельство СССР563738, кл. Н 04 Ь 17/02, 20,05.75 г. В 2, Авторское свидетельство СССР547812, кл, Ь 08 С 19/28, 20.05,75.