Устройство для вычисления экспоненциальной функции

Союз СоветскихСоциалистическихРеспублик ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИ ВТВДЬСТВУ(45) Дата опубликования описания 30.03.7. Кл.е606 Г 15 ооударстаенныи номитеСоввта Министров СССРоо делам изобретенийи открытий 81,1488.8) 2) Авторы изобретеии Л. Рейхенберг евченк Заявите(54) УСТРОЙСТ ЛЯ ВЫ УНКЦИ а определения знак од которого соедин псевдочастного, вын с управляющим вхозрядных сумматоров Изоб выч поль лементциализир ой систпятой . 5 м р уст ретение относится к области цифроислительной техники и может бытьвано при аппаратном вычисленииарных функций, в частности в спеованных ЦВМ, работающих в двоичеме счисления с фиксированной за Известны устроиства для вычисленияэкспоненциальной функции содержащие счетчик, соединенный со схемами запрета исхему сборки,Недостатком этих устройств являетсянизкое быстродействие Г 1 т.Наиболее близким технически ешениемк данному изобретению является ройстводля вычисления экспоненциальной функции,содержащее блок управления, выходы которого соединены с управляющими входаминакопительных и сдвигающего регистров ивходом блока памяти, Выходы накопительных регистров соединены со входами однора зрядных сумматоров-вычитателей, выходы которых соединены со входами накопительных регистров. Выход одного накопительного регистра соединен со входом блоЕНИЯ ЭКСПОНЕНЦИАЛЬНО дом одного из одноравычитателей 2.Недостатком известного устройства является большое время выполнения операцивычисления функции, небольшой интервализменения аргумента и неоднородностьструктуры устройства,О Целью изобретения является повышеныбыстродействия, точности вычисления навсем интервале изменения аргумента.С этой целью в предложенном устройвведены блок повторения итерапии,5 сброса, блок анализа сходимости, вентили, одни входы которых соединены с выходом блока определейия знака псевдочастного, другие входы которых соединены свыходами блока памяти, а выходы вентилей соединены со входом одноразрядногосумматора-вычитателя. Вход блока анализасходимости соединен с выходом соответсчвующего накопительного регистра, а выход - со входом блока сброса, выход которого соединен с одним входом блокауправления, другие вход и выход которого соединены с блоком повторения инерций.На чертеже представлена структурная схема устройства для вычисления экспоненциальной функции, 5Устройство содержит два одноразрядныхумматора-вычитателя 1 и 2 комбинационного типа, два накопительных регистра 3 и 4, блок односторонней памяти 5,вентили 6 и 7, сдвигающий регистр 8, блок определения знака псевдочастного 9, вь- полненный в виде триггера с логической схемой, блок анализа сходимости 10, выполненный в виде цифровой схемы сравнения, блок управления 11, блок сброса 12 и блок повторения итераций 13. Выходы блока односторонней памяти 5, выполненного с поразрядной выборкой двух констант 1 п (1 + 2 ) и О(1 - 2 ) одновременно, соединены через вентили 6 и 7 со входом одноразрядного сумматора- вычитателя 1. Вентиль 6 выполнен в виде логического элемента "Иф, вентиль 7 - в виде логического элемента И с инвертированием одного входного сигнала. Блок управления 11 состоит из генератора тактовых (сдвигающих) импульсов, двух счетчиков, дешифратора, логических схем и формирователя импульсов. Входом уст 30 ройства является вход накопительного регистра 3, выходом - выход накопительного регистра 4.Устройство работает следующим образом. 35В начальном состоянии в регистр 3 заносится значение аргумента, а в регистр 4 - единица В любой итерации блок управления выдает серию тактовых импульсов для продвижения содержания регистров 40 3 и 4 и сдвига содержания регистра 8, По знаку содержимого регистра 3 в блоке 9 вырабатывается очередное значение цифры псевдочастного (+1 или - 1), которое используется в следующей итерации. В 45 зависимости от его значения на сумматорвычитатель 1 проходит либо значение,константы Р п(1 + 2 ), либо Р П (1 - 2"). Значение цифры псевдочастного, поступая на управляющий вход сумматора-вычи тателя 2, определяет режим суммирования-вычитания очередного значения приближения функции с его сдвинутым значением наразрядов вправо. Результат очередного действия поразрядно заносит ся с выходов одноразрядных сумматороввычитателей на входы накопительных регистров младшими разрядами вперед в освобождающиеся при сдвиге старшие разряды накопительных регистров и прод вигаются к началу накопительных регистров. Так как система базисных функций, хранящихся в блоке односторонней памяти 5, не удовлетворяет условиям сходимости (исправляемости итераций), то необходимо и достаточно повторять по два раза 3, 5 и 7 итерации, чтобы избежать появления зон несходимости на всем интервале изменения аргументов. Это требует значительно меньше времени, чем повторение по два раза всех итераций, Блок 13 повторения 3, 5, и 7 итераций не изменяет номер следующих за этими итераций, В повторяемой итерации участвует предыдущая константа ( с учетом новой цифры псевдочастного). После выполнения и + 1 итераций, где О - число разрядов, в накопительном регистре 4 содержится значение искомой функции. Однако для подавляющего большинства значений аргумента процесс сходится на итерации, номер которой меньше и . При этом в накопительном регистре 3 содержимое равно нулю, и блок анализа сходимости 10 выдает сигнал сброса, который запоминается в блоке сброса 12. По этому сигналу блок управления 11 прекращает подачу тактовых импульсов на следующей итерации и процесс вычисления функции заканчивается, Для практически требуемой точности максимальное время вычисления экспоненциальной функции равно Тй + 8 й тактов.формула изобретенияУстройство для вычисления экспоненциальной функции, содержащее блок управления, выходы которого соединены с управляющими входами накопительных и сдвигающего регистров и входом блока односторонней памяти, выходы накопительных регистров соединены со входами одноразрядных сумматоров-вычитателей, выходы которых соединены со входами накопительных регистров, выход одного накопительного регистра соединен со входом блока определения знака псевдочастного, выход которого соединен с управляющим входом одного из одноразрядных сумматоров-вычитателей, о т л и ч а ю щ е е с я тем, что, с целью повышения точности работы и быстродействия устройства, в него введены блок поьторения итераций, блок сброса, блок анали за сходимости, вентили, одни входы которых соединены с выходом блока определения знака псевдочастного, другие входы которых соединены с выходами блока односторонней памяти, а выходы вентилей соединены со входом одноразрядного сумматора538366 10 вычитателя; причем вход олока анализа сходимости соединен с выходом соответствующего накопительного регистра, а выходсо входом блока сброса, выход которого соединен с одним входом блока управления, другие вход и выход которого соединены с блоком повторения итераций.Источники информации, принятые во внимание при экспертизе: 61, Устройство для вычисления функцииавторское свидетельство СССР % 369565,кл. С 06 Г 7/38. 2, Лапыгин Е. Д. Аппаратурные методы ускорения вычисления некоторых элементарных функций. Вопросы радиоэлектроники, Серия УП. вып. 7, 1964 г., стр. 10- 12.Составитель А, ВоронинаРеактор Л, Утехина Техред О, Луговая Корректор И, ГоксичЗаказ 5721/29 Тираж 864 ПодписноеЦНИИПИ Государственного комитета Совета Министров СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д, 4/5филиал ППП фПатентф, т. Ужгород, ул. Проектная, 4