Устройство для проверки схем сравнения двоичных чисел

Союз Советских Социалистических Республик(22) Заявлено 16.07.73 (21)1942926/ 8-24 (5) М, Кл, 606 ф 11 Ж 0 с присоединением заявкиГосударственный номнтет Совета Мнннстров СССР по делам нзобретеннй н открытий(45) Дата опубликования описания 18.11,7 О, Н, Мапкевпч(54) УСТРОЙС 1 ВО ДЛЯ ПРОВЕРКИ СХЕМ СРАВНЕНИЯ ДВОИЧНЫХ ЧИСЕЛ Изобретение относится к автоматике ивычислительной технике и может быть использоваио при реализации технических средсгв проверки электронных блоков дискретной втоматпки н вычислительных машин.11:юесгио устройство для проверки схемсравнения двоичных чисел, содержашее триггеры, логический блок, два счетчика, входы которых через соответствуюшие схемы "И" соединены с шиной тактовых сигналов, аО выходы подключены к входам проверяемой схемы сринеыия.Однко в указаннол устройстве не преду - смотрено втоматическое изменение сдвига между числами в счетчиках, необходимое И для полной проверки схемы сравнения, в результате чего усложняется проверка схемы сравнения.Бель изобретения - упрошение работы устройства. Достигается это тем, что в устройстве прямой и инверсный выходы первого триггера соединены с другими входами схем "И соответственно, выходы последних разрядов счетчиков соединены с входами установки в единичное и нулевое состояние 25 этого триггера соответственно; счетныйвход первого триггера соединен с инверснымвыходом второго триггера, счетный входкоторого подключен к шине тактовых сигналов, прямые выходы триггеров и выход проверяемой схемы сравнения подключены квходам логического блока,На чертеже приведена блок-схема устройства,Устройство содержит проверяемую схему сравнения 1, счетчики 2 и 3, триггеры 4 и 5, логический блок 6, схемы "И" 7 и 8. Входы счетчиков 2 и 3 соединены через схемы "И 7 и 8 соответственно с шиной тактовых сигналов 9. Вторые входы схем "И" 7 и 8 соединены соответственно с прямым и инверсным выходом триггера 5, входы установки в единичное и нулевое состояние которого соединены с выходами счетчиков 2 и 3 соответственно. Счетный вход трттгера 4 соединен с прямиком выходом триггера 5, счетный вход которого соединен с шиной тактовых сигналов 9. Выходы схемы сравнения 1, триггеров 4 и 5 лод481898 О 1 О О 1 0 1 0 0 1 0 0 1 0 0 1 0 1 1 0 45 3ключены к логическому блоку 6, выход которого является выходной шиной устройства.Устройство работает следующим образом.Перед началом проверки счетчики 2 и .3 и триггеры 4 и 5 устанавливаются в нулевое положение сигналом "сброс" (цепи сброса на схеме не показаны). При этом схема "И 8. открыта, а схема сравнения выдает на логический блок 6 сигнал Х 1 (А-В, где А и В числа в счетчиках 2 и 3 со ответственно). Логический блок 6 сравнивает сигнал Х 1 с состоянием триггеров 4 и 5 (состояние 00" - оба триггера в нулевом состоянии). Логический блок 6 выдает сигнал "исправно " при наличии сиг нала Х 1 иди сигнал "неисправно" при отсутствии сигнала Х 1.Первый тактовый импульс записывает единицу в счетчик 3 (А=О, В=1) и опрокидывает триггеры 4 и 5 (состояние 11").20 При этом триггер 4 закрывает схему "И" 8 и открывает схему ":" 7, а схема сравнения 1 должна выдавать сигнал Х 2 (АВ),Второй тактовый импульс записывает единицу в счетчик 3 (А=1, В=:1) и устанавливает триггер 5 на ноль (состояние "10"). При этом схема сравнения 1 должна выдать сигнал Х 1 (А=В).Третий тактовый импульс проходит также на счетчик 2 (А=2, В=1) и опрокиды,вает триггеры 4 и 5 (состояние 01). При этом триггер 4 закрывает схему "И" 7 и открывает схему "И" 8, а схема сравнения 1 должна выдавать сигнал Х 3 (А 1 В)Четвертый тактовый импульс записываетединицу в счетчик 3 (А=2, В=2) и устанавливает триггеры 4 и 5 в исходное состояние 00.На этом заканчивается полная проверка младшего разряда схемы сравнения 1. Проверка последующих разрядов производится аналогично,эа исключением последнего разряда. На предпоследнем такте проверки последнего разряда счетчик 2 переполняется (А=О, В О) и схема сравнения должна выдать сигнал Х 2. Для правильной работы логического блока 6 триггеры 4 и 5 переводятся из состояния "01" в состояние "11" импульсом переполнения счетчика 2, который подается на единич 50 4ный вход триггера 4 (при необходимости вводится небольшая задержка). На послед("нем такте йроверки последнего разряда переполняется счетчик 3 (АЖ, В=О), при этом триггеры 4 и 5 перейдут в состояние 10, Для правильной работы устройства при повторной проверке схемы сравнения триггеры 4 и 5 переводятся в состояние "00" импульсом переполнения счетчика 3, который подается на нулевой вход триггера 4.Логическое устройство 6 строится в соответствии со следующей таблицей состояний. Тг 4 Тг 5 Х 1 Х 2 ХЗ Выход Х 1 схемы сравнения 1 можетбыть обьединен с выходом Х 2 или Х 3. Предмет изобретения Устройство для проверки схем сравнения двоичных чисел, содержащее триггеры, логический блок, два счетчика, входы которых через соответствующие схемы Иф соединены с шиной тактовых сигналов, а выходы подключены к входам проверяемой схемы сравнения, о т л и ч а ю щ е ес я тем, что, с целью упрощения работы устройства, в нем прямой и инверсный выходы первого триггера соединены с другими входами схем "И соответственно, выходы последних разрядов счетчиков соединены с входами установки в единичное и нулевое состояние этого триггера соответственно, счетный вход первого триггера соединен с инверсным выходом второго триггера, счетный вход которого подключен к шине тактовых сигналов, прямые выходы триггеров и выход проверяемой схемы сравнения подключены к входам логического блока.витель О.Мацкев едатор Е,Гончар ехред Н.Ханеева Корректор Л.Брахни За ударственного комитета Совета М по делам изобретений и открытийМосква, 13035, Раушская наб., 4 Предприятие Патента, Москва, Г.59, Бережковская наб., 24 Т ф.4l Изд М Я( . Тираж 679 ПодписноеЦНИИПИ Гос ннистров СССР