Устройство для асинхронного уплотнения каналов связи с временным разделением сигналов

Оп ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ СОюз С 4 ввтсиинСоциалистичеооао есйубпик-ву 22) Заявлено 16.02.73 (21) 1884268/18-24с присоединением заявки-08 С 15/06 04 ) згоо Государственный ноинт 6 оввтв Мнннстров ССС но долам нзобрвтеннй н открытнй(71) Заявител 54) УСТРОЙСТВО ДЛЯ АСИНХРОННОГО УПЛОТНЕНИЯ КАНАЛОВ СВЯЗИ С ВРЕМЕННЫМ РАЗДЕЛЕНИЕМ СИГНАЛОВ х сле ован Устройство относится к электросвязи и может быть использовано в аппаратуре асинхронной передачи двоичной информации.Среди высокоэффективных методов асинхронного ввода особый интерес представ. ляет метод стаффицга, при котором для передачи сигналов, позволяющих скорректировать фазовые сдвиги частоты сигналаотносительно частоты представляемо 10 го канала связи Г, используется дополннительный канал, обычно составляющий часть передаваемого по линии связи потока,Известно устройство асинхронного ввода двусторонним стаффингом с двумя ко мандами управления (КУ) и отслеживанием текущих значений фазы входного сигнала относительно тактовых позиций канала связи; Для повышения достоверности приема КУ, зависящей от числа допустимых 20 сбоев посылок, составляющих команду, не приводящим к нарушению, правильности приема этой команды, обычно используютф 3-15 символьные КУ, Увеличение числа символов в КУ ведет к снижению частоты 25 и д ия, что снижает точностькотслеживания фазы, или при неизменной точьости отслеживания - к уменьшению допусков на нестабильность частот 1 иЦель изобретения - повышение помехоустойчивости устройства.Достигается это тем, что в устройство введены на передающей станции - схема сдвига, пороговая схема, схема задержки и триггер, причем второй ход пороговой схемы подключен к первому выходу блока эластичной памяти, выход норр 1 оврй схемы задержки - к входу блока изменения скорости считывания и к третьему входу схе- мы сдвига. Четвертый вход этой схемы через триггер подключен, к выходу формирователя команд, выход схемы сдвига подключен к входу фазового детектора, а на приемной станции введены дифференцирующая и интегрирующая схемы, триггер и схема сдвига, причем второй вход блока эластичной памяти через схему сдвига подключен к фазовому детектору, выходдешифратора команд соединен через триг-гер с соответствующим входом схемы сдвига и через последоЬательно соединенные интегрирующую и дифференцирующую схемы подключен к входу блока изменения скорости считывания.Таким образом в предлагаемом устройстве произведено разделение отслеживаниял текущих значенйй фазовых сдвиговиИи компенсации этих сдвигов в эластичсной памяти. При этом сбои отдельных команд не вызывают перерывов в связи, бла- годаря чему появляется возможность использования 1-3 символьных КУ, что приводит к увеличению , Увеличениек к позволяет увеличить допуски на нестабильность частотиили увеличить точи, сность отслеживания.На чертеже приведена блок-схема предлагаемого устройства.Устройство содержит на передаче блок 1 эластичной памяти схему сдвига 2, триг-гер 3, фазовый детектор 4, формирователькоманд 5, пороговую схему 6, схему задержки 7, блок изменения скорости считывания 8, а на приеме блок 9 изменения скорости записи, дифференцирующую схему 10, интегрирующую схему 11, дешифратор команд 12, триггер 13, блок 14 эластичной памяти, схему сдвига 15, фазовый детектор 16, генератор 17 и фильтр 18 низких частот.Поступающий на передающую станцию сигнал записывается в блок 1 эластичной памяти на тактовой частоте , Считывас ние информации осуществляется частотой,поступающей через блок изменениянскорости считывания одной из ячеек памяти, причем один из выходов блока эластичной памяти связан с входом фазового детектора 4 непосредственно,. а другой - через схему сдвига 2.: Сигнал с выхода фазового детектора 4 поступает на формирователь команд 5, который на командных позициях дополнительного канала формирует одну из команд, зависящую от знака действующего напряжения на выходе фазового детектора 4. В случае, если.Я ) О, то формируется командафаз. дет.А, если / ( О, то формируетсяфаз. дет.команда Б. Выход формирователя команд связан содним из входов схемы сдвига 2о .через триггер 3, пропускающим на схем одвига после команды А, команду типа Б, Й наоборот, после команды Б на схему сдвйга могут поступать лишь команды типа ф Последовательность команд, прошед-ших на схему сдвига 2, такова, что усредненный во Времени фазовый сдвиг, вызванный этой последовательностью, близок к временной функции сдвига чаототйн сСформированная последов ательность команд не вызывает изменений скорости считывания информации из блока эластичной памя. ти. Компенсация расхождения частот осуществляется тем же способом, что и при 10 ф Фобычном стаффинге без отслеживания. Когда фазовый сдвиг частотидостин с 15 ции из блока эластичной памяти в этот мо 20 мент не происходит, поскольку на прием 45 50 25 30 35 гает одного тактового интервала частоты, срабатывает пороговая схема 6. Сигинал с выхода этой схемы воздействует на схему сдвига 2, вызывая компенсацию этого сдвига на входе фазового детектора 4, Изменения скорости считывания информа,ной станции этот момент времени может быть обнаружен после передачи 2-4 очередных команд. С этой целью к.выходупороговой схемы 6 подключена схема задержки 7, в качестве которой может использоваться счетчик или сдвиговый регистр.Сигнал с выхода схемы задержки 7 воздействует одновременно на блок измененияскорости считывания 8 и схему сдвига 2.При этом фазовый сдвиг, вводимый схемой2 после срабатывания пороговой схемы 6,компенсируется. Блоком изменения скоростисчитывания 8 производится либо добавлениелишнего считывающего импульса, либо устранение одного считывающего импульса,в зависимости от знака расстройки частоти. При этом, в первом случаен синформация, считанная лишним считывающим импульсом, передается по дополнительному каналу, а во втором случае передается, балластная посылка в основном канале.На приемной станции принятый сигнал записывается в блок 14 эластичной памяти с частотой , поступающей из блокан9 изменения скорости записи, Считывание информации производится с частотой, вырабатываемой генератором 17 ис управляемым сигналом с выхода фильтра 18низких частот. Навход фильтра низкихчастот поступает сигнал с выхода фазоврго детектора 16, входы которого связаны с выходами блока эластичной памяти 14, на которых имеются импульсы записи и считывания одной из ячеек памяти. Один из входов фазового детектора 16 связан с выходом блока эластичной памяти непосред-. ственно, а другой - через схему сдвига 15.Дешифратор команд 12 в соответствии с . принимаемыми командами управляет работой схемы сдвига 15 через триггер 13, а также управляет работой блока 9 изменения скорости записи через последовательно соединенные интегрирующую 11 и дифференцируюшую 10 схемы.Благодаря наличию триггера 13 только часть принятых команд вызывает воздействие на схему сдвига 1 5. Так, после воздействия команды А очередное воздействие может произвести лишь команда Б, и, наоборот, после команды Б очередное воздействие может оказать лишь команда Л. При сдвиге фаз междуин с близких к 2 Т , последовательность переданных команд в предлагаемом устройстве имеет вид ( ) или ( -) в зависимости от знака действующей расстройки частотин. Смена серий одноименных команд обнаруживается с помощью. интегрирующей 11 и дифференцируюшей 10 схем после поступления 2-4 одноименных команд, сменивших предшествуюшую серию проти. Воположных команд. Появляющиеся в эти . моменты времени сигналы на выходе дифференцируюшей схемы 10 воздействуют на блокизменения скорости записи, вызы- вая компенсацию фазовых сдвигов, равныхтактовому и нтервалу частотынПоскольку в устройстве передаваемыекоманды не производят непосредственноговоздействия на блок эластичной памяти,а управляют лишь работой генератора приемной станции, выделяющего тактовую частоту передаваемого сигнала, сбои отдельных команд вызывают лишь незначительное увеличение фазовых флуктуаций частотына приемной станции, Неточностьсв определении сверхцикла, в котором на передающей станции было произведено из 1 меднение скорости считывания информации из блока эластичной памяти, приводит к перерыву в связи в один-два сверхцикла. При этом абонентские устройства цикловой синхронизации не теряют состояния синхронизма. В связи с этим помехозащищенность команд может быть невысокой, т, е. использовать 1-3 символьные команды. Наибольшую частотуможно полу- к чить при положительном стаффинге, где выравнивание частотиосушостш я-,нется за счет передачи балластных посылок в основном канале и не требуется отдельной позиции в дополнительном канале.5 Предмет изобретения10Устройство для асинхронного уплотне, ния каналов связи с временным разделением сигналов, содержащее на передающей станции блок эластичной памяти, один5 из ВхОдОВ которого подключМж блокуизменения скорости считывания, первыйвыход блока эластичной памяти через фазовый детектор подключен к одному из входов формирователя команд, а на приемнойъ 0 станции - блок эластичной памяти, одинвход которого соединен с выходом блокаизменения скорости записи, а один из выходов через последовательно соединенныефазовый детектор.и фильтр низких частотр 5 подключей. к входу генератора, выход которого соединен с вторым входом блокаэластичной памяти, и дешифратор команд,о т л и ч а ю ш е е с я тем, что, сцелью повышения помехоустойчивости уст 30 ройства, в него на цередаюшей станциивведены схема сдвига, пороговая схема,схема задержки и триггер, причем второйвыход блока эластичной памяти подключенк первым входам пороговой схемы и схемы сдвига, второй вход пороговой схемыподключен к первому выходу блока эластичной памяти, выход пороговой схемыподключен ко второму входу схемы сдвига и через схемы задержки - к входу бло 40 ка изменения скорости считывания и ктретьему входу схемы сдвига, четвертыйвход которой через триггер подключен квыходу формирователя команд, выход схемы сдвига подключен к входу фазового45 детектора, а на приемной станции введены дифференцирующая и интегрирующаясхемы, триггер и схема сдвига, причемвторой вход блока эластичной памяти через схему сдвига подключен к фазоиому50 детектору, выход дешифратора команд соединен через триггер с соответствующимвходом схемы сдвига и через последовательно соединенные интегрирующую и дифференцируюшую схемы подключен к входу блока55 изменения скорости считывания,