Преобразователь напряжения в двоичный код

ОП ИСАНИЕ КЗОБРЕТЕН ЙЯ зн-.ф Союз Советска Социалйстицескихополнительное к авт. саид 2) Заявлено 17.04.72 (21), 1774474/26-2присоединением заявкиосударственныи квинтетСовета Министров СССРпо дель изооретенийи открытий 23) Приоритет(43) Опубликовано 25 08 75 Бюллетень45) Дата опубликования описания 12.1л2) Авторы А. И. Фперов, Н. М. Бондаренко, В. И. Сапрыкин и В. И. Пустоваро изобретения Киевский ордена Ленина попихехнический институ Великой Октябрьской социалистической ревопюц 50-летия 71) Заявите РЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ В ДВОИЧНЫИ КОД ии из деши ратора и трех пороговых эп 2 жами. Изобретение относится к вычиспитепт ной и контропьно-измерительной технике,Известны преобразователи напряжения в двоичный код с автоматическим переклю чьчшем предепов измерения, содержащие сравнивающий элемент, преобразователь код - напряжение (НКН), распределитель синхровотевциапов, триггерный регистр и блок, выдающий код, причем первый вход сравнивающего элемента соединен с источником преобразуемого напряжения, а второй - с выходом ПКН и бпока, выдающего код. Выходы распределителя синхропотенциапов соединены с управляющими входами трпгГерного регистра.Однако известные преобразователи характеризуются появлением неправильного кода при скачкообразнол выходе преобразуемот о напряжения за пределы рабочей зоны во врел 1 я цикла преобразования.Целью изобретения является повышение ьо ьчости преобразователя при скачкообразном пзменьчши преобразуемого напряжения,Йи это 1 о преобразователь содержит блок для определения рабочей зоны, состояментов, и блок для прерывания преобразования, состоящий из элемента для сравнения двухразрядных кодов, двухразрядного трит- герного регистра и элемента для определения знака скачка, причем входы трех пороговых элементов соединены с источником преобразуемого напряжения, а их выходы через шифратор соединены с входами двух старших разрядов ПКН, блока для выдачи кода и элемента для определении знака скачка, и через двухразрядный триггервый регистр с входом элемента для сравнения двухразрядных к.одов, с входами двух старк ших разрядов блока дпя выдачи кода и входами элемента, определяющего знак скачка, выход которого и выход элемента дпя сраннения двухразрядных кодов через логичес-.кие элементы соединены с двумя старшими разрядами бпока дпя выдачи кода, а выходы распределителя синхропотенциалов н выход элемента для сравнения двухраз - рядных кодов соединены с младшими разрядами блока дня выдачи кода.2 в Изобретение пояснено чертеНа фиг. Х приведена структурная электрическая схема преобразоватеця; на фиг,2 - таблица состояний выходов дешифратора,Преобразователь напряжения в двоичный код содержит сравниваюший элемент . 1, блок 2, определяющий рабочую зону, распределитель синхропотенциалов 3, триг- герный регистр 4, НКН 5, блок 6 для преУрывания преобразования, блок 7 для выдачи кода, ЮБлок 6 выполнен в виде элемента 8 длясравнения двухразрядных кодов, он связан.с дешифратором 9, причем к элементу 8присоединен двухразрядный триггерный ре-гистр 10 и элемент 11 для определения, 15знака скачка.Входы элемента 11 связаны с выходамгдешифратора 8 и выходами двухразрядногорегистра 10. Входы регистра 10 соединены с выходами дешифратора 8, а выход2 Оэлемента 11 и выход элемента 8 подсоединены к логическому элементу И 12, выход которого подключен к входам логических элементов И 13 двух старших разрядовблока 7. 25Выход элемента 8 соединен также с сигнальным выходом преобразователя и первыми входами логических элементов И 14,вторые входы которых связаны с выходамираспределителя синхропотенциалов 3,ЗОКроме того, выход элемента 8 подсое-,динен через логический элемент И 15, свторым входом которого через инвертор 16соединен выход элемента 11 и элемент ч 5ИЛИ 17 к логическим элементам И 18двух старших разрядов блока 7. Вторыевходы элементов И 18 связаны с выходами,стриггерйого регистра 10. Пороговые элементы 19, 20, 21 входящие в состав, 4 Облока 2, соединены с дешифратором 9, выходы которого подключены к ПКН 5.Выходы ПКН 5 подсоединены к сравниваюнгему элементу 1, выход которого свя 1 зан с триггерным регистром 4.45Выходы распределителя 3 соединены суправляющими входами регистра 4, а выходы последнего связаны с входами ПКН 5 ичерез логические элел 1 ефьг И 22 соединеныс входами логических элементов ИЛИ 23 5 Омладших разрядов блока 7,Выходы элементов И 13, И 18, а также И 14, И 22, относящихся к одному итому же разряду блока 7, объединяютсяпопарно элементами . ИЛИ 23, 65Преобразователь работает следуюшимобразом.В начале цикла преобразуемое напражение подается на первый вход сравниваюшего элемента 1 и входыпороговых элемен О тоь 18, 20, 21, На уггравляющий входтриггерного регистра 10, входяшего в состав блока 6, поступает кратковременныйсигнал фНачало цикла.В заьисилгости от того, сколько пороговых элементов сработало к моменту начала цикла, возбуждена та или иная (илиобе вместе) выходная шина дешифратора9, В результате в триггерный регистр 10будет записан код нижней границы рабочейзоны, в пределах которой оказался уровеньпреобразуемого напряжения, Имеется четырерабочих зоны преобразователя в соответст-,ствии с состояниями выходов дешифратора8 (см. фиг, 2), Управлягощий потенциал воз .бужденной шины дешифратора 8 производитвключение эталонного напряжения в ПКН 5соответствующего весу данного старшегоразряда, которое подается на второй входсравниваюшего элемента 1 частично компенсируя .преобразуемое напряжение, Нескомпец-Ф 1 фсированная часть входного напряжения преобразуется затем в двоичный код по методупоразрядного кодирования.Т к;овые синхропотенциалы с распределителя 3 последовательно устанавливают вединичное состоянье триггеры регистра 4,начиная с триггера старшего разряда, выходы которых управляют включением эталонных напряжений в ПКН 5. Синхрогготеггциал,устанавливающий в "1" очередной триггер,возврашает или не возвращает нредыдушийтриггер регистра 4 в нулевое состояние взависил 1 сти от сигнала элемента 1. Приустановке -го триггера в "1" производится включение эталонного напряжения в ПКН5, соответствующего весу г -го разряда.Это эталонное напряжение суммируется вПКН 5 с напряжениями, включенными в пре -дыдущих тактах преобразования,Если в результате сравнения входногонапряжения Ц и суммы эталонных напряжений (.( оказалось что1, то сигХ Янал на выходе элемента 1 соответствуетлогической единице, и (г. + 1 )-Й тактовьгй синхронотенциал изменит сосгояние-.го триггера на "О", отключив такимобразом-е эталонное апряжеие, иустановит (+ 1) -й триггер регистра4 в ф 1",В койце цикла преобразования на логические элементы И 22 подается сигнал"Конец цикла". Этот же сигнал постунаегчерез элемент ИЛИ 17 на элементы И 18.Сформированный на дешифраторе 9 итриггерном регистре 4 код выдаетса на выход преобразователя,Если во время цикла преобразованияпроизошло скачкообразное уменьшение преобразуемого напряжения и выход его запределы рабочей зоны, то состояние-выхо-:дов дешифратора В изменяется, и на выходеэлемента 8 для сравнения двухразрядныхГкодов появляется потенциал, соответствую-ший логической единице, который подаетсяна входы эпемецтов И 14 блока 7, В этом.случае юд йа выходе преобразоватепя несет инфорыацию о перейденной нижней границе рабочей зоны и о номере такта преобразования, на котором произошеп скачоквходного напряжения, Эта информация позвопяет правильно разместить во времениданную выборку преобразуемого напряжения,о вепичине которого можно судить по: коду перейденной границы рабочей зоны.Если произошпо скачкообразное увеличение преобразуемого напряжения и выходего за пределы рабочей зоны, то вместес элементом 8 сбрасывает элемент 11,на выходе которого появпяется потенциал,соответствующий логической единице, Приэтом управпяюший потенциал с выхода эпемента 8 подается через элемент И 12 навходы элементов И 13 двух старших разрядов бпока 7, и на выход преобразоватепя выдается код перейденцой верхней границы рабочей зоны и такта, на котором граница бра перейдена. После выдачи кодапрерывания происходит переход к начапуцикпа,Г 1 редмет изобретенияГ 1 реобразоватепь напряжения в двоичныйкод, содержащий сравнивающий эпемент, преобразователь кода в напряжение (ПКН), распределитель синхропотенциапов, триггер ный регистр и блок дпя выдачи кода, причел.первый вход сравниваюшего элемента соединен с источником преобразуемого напря.жения, а второй с выходом ПКН, а его б выход через триггерный регистр соединенс входом ПКН и блока дпя выдачи кода,при этом выходы распредепитепя синхропотенциалов соединены с управпяюшимивходами триггерного .регистра, о т и и ч и о 10 щ и й с я тем, что с цепью повышенияточности преобразоватепя при скачкообразном изменении преобразуемого напряжения,он содержит блок дпя опредепепия рабочейзоны, состоящий из дешифратора и трех 15 1 пороговых элементов и блок дпя прерывания1 преобразования, состоящий из элемента дпясравнения двухразрядных кодов, двухразрядного триггерного регистра и эпемеитадпя определения знака скачка, причем 20 входы трех пороговых эпементов соединены с источником преобразуемого напря.жения, а их выходы через дешифраторсоединены с входами двух старших разрядов ПКН, блока для выдачи кода и эле- -мента дпя определения знака скачка и через. двухразрядный триггерный регистр свходом элемента для сравнения двухразридных кодов, с входами двух старших разря,дов блока для выдачи кода и входами эпе мента, опредещиощего знак скачка, выходкоторого и выход заеме нта для сравнениядвухразрядных кодов через логические эпе 1 менты соединены с двумя старшими разря 1дами бпока дпя выдачи кода, а выходы распредепителя синхропотенциапов и выходэпемеита дпя сравнения двухразрядных ко-дов соединены с младшими разрядами блока дпя выдачи кода.