Следящий преобразователь функций вида у=

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскикСоцмалмстицескихРеспубликприсоединением зая ) Приоритет ) Опубликовано 25 Гасударственный амнтет Совета Министров СССР аа делам изобретений н открытий) УДК 68 1,34 (088 ь 311,11.75 75 Бюлле ата опубликования описания и Нгуенг Ба Шау 2) Авторы изобретен Кадук, С. И. Рудковский, Г. А. Зборо(71) Заявитель сесоюзный научно-исследовательский институт аналитическогприборостроения 4) СЛЕДЯЩИЙ ПРЕОБРАЗОВАТЕЛЬ ФУНКЦИИ ВИДА йчетчикай блок ван ей ивахтель ерев цифел ыстро- функй форвани м ножей и тора реобра- момен- сигна 1Изобретение относится к вычислитель- " ной технике и может быть использов устройствах коррекции погрешносцругих специализированных устройстдля непрерывного вычисления показхных функций т = Гч, где се и х -менные, зацаваемые соответственноровой и аналоговой формах.Известно, что вычисление показаных функций на ЭЦВМ сложно и недает быстродействием.Бель изобретения - повыщение бдействия вычисления показательныхций с выдачей результата в цифровоме и упрощение преобразователя,Достигается это путем преобраз,двоичного числа Я в одном логарифре в аналоговую величину 10 уВИ 1,умние двух аналоговых велИчин л 0изменение на вхоце второго логарифкода числа И с оцновременным пзованием его Ъ велнчину 0 Яа Дота равенства выходных аналоговыхлов Х ОДЙ = Одй 2, т. е.цля чего преобразователь соцержит логарифматорацва реверсивных смножительный блок, сравнительныи схему совпадения,На чертеже привецена блок-схема преобразователя.Вход реверсивного счетчика 1, осуаествлякнцего суммирование или вычитание импульсов в зависимости от знака вводимой переменной величины, соединен с входом О преобразователя, черер который вводитсяпеременная величина - Ь 1 , прецставляющая собой последовательность счетных импульсов. Выхоц реверсивного счетчика 1 соединен с входом яогарифматора и 2 и с выходом преобразователя 1 чконтролирующим суммарное показание1счетчика в течение всего времени преобразования, Выход логарифматора 2 соединен с входом множительного блока 3, вто рой вхоц которого соединен с вторымвходом .х преобразователя, через который вводится значение переменной х - пока.хзателя функции у = Я и предназначенное для выполнения операцицХ10 ъ М ,Влхо 2 а цы множительного блока 3 и второ 1 о ло30 гарифматора 4 соединены с входами блока сравнения 5, три выхода которого соединены с входами второго реверсивного счетчика 6 суммирование, вычитание" и через схему совпадения 7 со счетным 5 входом. Блок сравнения прецназначен для вклкчений реверсивного счетчика 6 в режимы:суммирования при Х 10 Й 1(0 у,йвычитания при х (0 и 1И 3 3остацова при К 0 уИ = (0 йаВыход реверсивного счетчика 6 соединен с выходом преобразователя Я , с1 которого считывается результат вычислений при ХВОЯК=10 ДЙ. Логарифматоры 2,4 предназначены для логарифмирования соответственно с выходов реверсивных счетчиков 1,6 значений чисел, 5) 2, представленных в,цвоичном коде, с вйдачей результатов в аналоговых формах. Логарифматоры 2,4 имеют одинаковые построения и выполнены следующим образом, С вхо,цом погарифматора соединены входы блока 8 выделения старшего значащего разряда ц информационные входы сцвигаюц,его регистра 9. Каждьй из выходов блока 8 выделения старшего зцачащсго разряца соединен с одним из управпяювнх входов коммутатора 10 предназначенного дпя ,одкп 1 очения одного из сопротивлений 8, ,2 Й, .7 К резисторной матриуы 111 к части резисторной матрицы 11 дробных значений 0105 К; 0,185 ь 0,265 Г,0,3250;0,385; 0,465 й; 0,525 К; 0,570; 350,650 Я; 0,7101"0,760 Р 0,815 К;0,8751, 0,910 Кф 0,9701, Выходы блока.8 выцепеция старшего значащего разряда соедицсиы также суйравпяющими входами сдвигаюо;его регистра 9 таким образом, что при коде числа Я со старшим зца 1 21 3члщим разряцом 2,2 ипи 2 производится сцвиг кода числа М на 3,2 или 1 раз 1ряц вправо (умножение) соответственно, 45 а дпя числа Я со ртарши.м значащим разряцом 2, 2 или 2 - ца 1, или13 разряда влево (уулецде) соответственно.Выходы 2, 2, 2, 2 сдвига 1 оцего 1 регьутра 9 соединены с вхоцами 2, 2, 2, 5 О 2 децшфратора 12, а выходы последнего с управляющими входами коммутатора 13,ключи которого стоят в цепях сопротивпений дробной части матрицы 11 , Один коммутирующий выход каждого кп 1 оча соединен с соответствующим сопротивлением, а вторые выходы ключей целой и дробной матриц, соецицецы между собой,.Общая точка схемы, объединяющая вторые выводы сопротивлений кратных К является выходом погарифматора 2,4, а обц,аи точка,объединяюшая вторые выводы сопротивлений меньших К, соединена с корпусом.Алгоритм вычисления логарифмов чиселзаключается в следующем.Показатель степени старшего значащего разряда двоичного числа М численноравен характеристике (0 Й .Располагая значениями мантисс логак, к+1рифмов всех чисеп:.",в интервале 2 - 2(в данном логарифматоре используются предварительно вычисленные с опрецепенной точцостцо эц аления мантисс чисел в интервале 2 - 2, К = 4) достаточно для вычисления с помощью логарифматора с той жекточностью всех чисел, мецьших 2 (дпяданного логарифматора меньших 2 ),3Таким образомцля вычитания мантисслогарифмов чисел меньших 2, необходимо4 Фумножать эти числа на 2 (где Щстарший значащий разряд числа Я ), после чего значение мантиссы вновь полученного числа берется из известц го ассивалогарифмов чисел в интервале 2 ф 2 , чтоаналогично сдвигу кода числа М вправо цаЙ разрядов.Аналогично для вычислени мантисс по, кгарифмов чисел 8 2 (Я) 2 ) необходилт -к, щ -дмо умножить эти числа ца 2 (2 ),после чего значение мантиссы вновь полученного числа берется из известного масси,. к к+1ва югарифмов чисел в интервале 22г -(2 4 2 ), что аналогично сдвигу кодачисла М влево ца 1 ц разряцов.Исходная информация в логарифматорепредставлена в виде номиналов сопротивлений К, 2 Я7 Я (для вычисления .характеристики) и номиналов сопротивлений Я ( 1,численные значсция которых соответствуютмантиссам логарифмов чисел в интервалеЭ2 - 2 . Выбор необхоцимого значения.характеристики логарифма двоичного числаЯ производится через коммутатор 10,управляемый блоком 8 выделения старшегозначащего разряда, а выбор значения мантиссы осуществляется через коммутатор 13,управляемый с выходов дешифратора 12,количество выходов которого равно количеству номиналов,цробцых значений Р.Преобразователь работает следующимобразом,Прецпопожим на входах преобразователя (входы реверсивного счетчика 1 и г,множительного устройства 3) присутствуют переменные величины ЬМ, .х и в реверсивномсчетчике 1 сфоумировцсо чис К, 1 апример, М 1 - , - 02 + 12 + 12+,д 2 +481918 50 8 выделения старшего значащего разрядаи сдвигающий регистр 9. Блок выделениястаршего значашего разряда выделит изкода чисел Я разряд 2, в результате1чего на соответствуюшем его выходе поя-, 5вится управляющий сигнал, с помошью которого через коммутатор 10 к коммутатору 13 будет подключено сопротивление6 Я, Одновременно этим же сигналом будет произведен сдвиг кода числа Й 1 в 10регистре 9 на 1 П - К (т,е. 6 - 4 = 2)разряда влевц и с выхода дешифратора 12через комммутатор 13 последовательно ксопротивлению 61 будет подключено сопротивление 0,650 й. 15Суммарное сопротивление 6,650 К илиэквивалентные ему величины тока или напряжения в множительном устройстве 3 нааналоговую величину х и результат Х Ь 281,поцается на один вход устройства сравне.ния 5, на второй заход которого с выходалогарифматора 4 поступает сигнал, пропорциональный 10 й,где Х - значейие вы 2.ходного кода реверсивного счетчика 6. ПриХ 10 Й 1) 1 оу 2 й 2 с выхода устройства срав пения на реверсивный счетчик 6 поступаетсигнал, переключающий счетчик в режимсуммирования. В этом случае происходитзаполнение реверсивного счетчика 6 импульсами через схему сопротивления 7 и З 0преобразование получаемого числа в логарифматоре 4 в его логарифм цо тех пор,пока не наступит равенство Х 09 2 Й 1 =г=102 М, что означает М = Яи схема совпацения 7 закрывается, прейятствуяпоступлению счетных импульсов, Аналогичная операция производится при Х 10 у Я С Ьд К2122с той лищь разницей, что реверсивный счетчик 6 работает в режиме вычитания,Преобразователь обладает высоким 40быстроцействием, ограниченным в основном временем срабатывания ключей коммутаторов.Преобразователь может быть использован просто цля вычисления доказательных 45функций, цля чего значение функций в цвоичном коде ввоцится непосредственно в логарифматоре 2,Предмет и з о б р е т е н и я 1. Следящий преобразовательфункциихвида у = 1 Ц, содержащий цва реверсивных счетчика, блок сравнения и схемусовпадения, о т л и ч а ю ш и й С ятем, что, с целью повышения быстродейст-вия и расширения функциональных возможностей, в него введены два логарифматора и множительный блок, причемпервый вход преобразователя через последовательно соединенные первые реверсивный счетчик и логарифматор поцключен кпервому входу множительного блока, цругой вход которого соединен с вторым входом преобразователя, а выход подключен кпервому входу блока сравнения, соединенного вторым входом с выходом второгологарифматора, вход которого соединен свыходом второго реверсивного счетчика,причем входы управления реверсом последнего подключены к выходам блока сравнения, а счетный вход - к выходу схемы совпадения, подключенной входами к вы.ходублока сравнения и шине счетных импульсов.2, Преобразователь по и. 1, о т л и -ч а ю щ и й с я тем, что каждый логарифматор соцержит два коммутатора, цверезисторные матрицы, дешифратор, регистрсдвига и блок выделения старшего значащего разряда, соединенный входом с вхоцоллогарифматора и информационным входомрегистра сдвига, а выходом поцключенныйк управляющим входам первого коммутатораи .управляющим входам регистра сдвига, выход которого через дешифратор подключенк управляющим вхоцам второго коммутатора, причем одни коммутирующие вы.хоцыкаждого из коммутаторов соединены с входами сооцветствующей резисторной матрицы, а вторые выходы соецинены межцусоройРедакторКХонча е ред И,Карандашова корректор Н АУ й Тираж 679 Однисно едприятие Патент, Москва, Г, Бережковская наб., 24 Заказ Щ Изд, М ЦНИИ 11 И Государстве по дела Москва, ого комитета Совета Миннтров ССС изобретений и открытий13035, Раушская наб., 4