Коррелятор

нц 432 ИО Союз Советских Социалистических Рестщ бликс(32) ПриоритетОпубликовано 15.06.74Дата опубликования сударстеенный кометеоката Иинистроа СССРое делам иэаоретенийи открытий) = Ку(й;+ рЫ)хф = Л ии р от нул ние первой р (т). Вы ствующей о ется вычис р(т), посПри измененходит вычисленой функциичасти, соответменту, заменяонной функциисоотношение Я До +1. части к исление трпцател деннем кольку(2), полагаавтокоррелным случаеции, опнсадем на нрляционной ут оыть (1) или оскольку ся частой функ- пронзвей коррсИзобретение относится к специализированным средствам вычислительной техники и может быть использовано для решения ряда статистических задач радиотехники, систем автоматического управления, физики, связи и дру гих областей науки и техники.Известен коррелятор, содержащий схему сравнения, вентили, дешифратор, счетчики, триггеры, характеризующийся сложностью аппаратуры и невысокой точностью, объясняе мыми наличием в его составе управляемой линии задержки, включенной в цепь одного из входных сигналов. Эта линия задержки предназначена для предварительной временной задержки на интервал корреляции одного 15 из процессов с целью получения возможности вычисления взаимной корреляционнон функции в области отрицательных значений аргумента.Целью изобретения является повышение 20 точности коррелятора. Это достигается введением в состав прибора двух дополнительных переключателей, схемы ИЛИ, реверсивного адресного счетчика запоминающего устройства, а также соответствующими связями меж ду известными и вновь введенными элементами коррелятора. Коррелятор в таком исполнении исключает необходимость в управляемой линии задсржки, что обеспечивает повышение его точности и упрощение конструкции. ЗО 2В описываемом корреляторе для положтельных аргументов реализуется следующзависимость ом реализуется следующая завис еляцнонные функции мог но любой из зависимостей я прн этом х(А)=у(Ц. П яционная функция являет м взаимной корреляционн ие работы коррелятора мере вычисления взаимно функции (ВКФ).3Блок-схема коррелятора показана на черте и(еКоррелятор содержит схему сравнения 1,аналого-цифровой преобразователь 2, сумматор 3, запоминающее устройство 4, дешифратор ад 1 ес 1 5, адрес 11 ы;" счетчик б, счетНи управления 7, схему (устройство) управления 8, 1 енератср импульсов 9, триггеры 10 и 11, вентили 12 - -18, схемы ИЛИ 19 и 20, преобразователь кодов В напряжения 21, электронный Осциллограф 22, выходной разъем 23, переключатели 24 - 27 и кнопочный контакт 28.На с: еме коррелятора обозначены: 29 - вход установки уровня апализ 2 схемы сра Вгения 1; 30 - вход установки частоты генератора импульсов 9; 31 - 34 - блоки коррелятора - блок ввода и вы 1 исления, блок накопления и запоминания, блок управления и выходной блок соответственно.Контакты а и б переключателя 26 подключены к источнику первого входного сигнала, 11 контакть В и Г - к источнику Второго С 1 лгнала. Общий контакт д первой половины переключателя 26 соединен с первым входом вентиля 12 и с контактом а переключателя 24, контакт в которого подключен к общему контакту е второй половины переключателя 26, а контакт д - к основному входу аналого-цифрового преобразователя 2. Вентиль 12 подключен ко входу схемы сравнения 1, выход которой соединен с нулевым входом триггера 10 и единичным входом триггера 11. Выход триггера 1 О подключен к управляющему входу вентиля 12, а единичный вход - и выходу схемы ИЛИ 19. Аналого-цифровой преобразователь 2 связан с первым входом сумматора 3, выход которого подключен ко входам вентиля 14 и преобразователя кодов в напряжения 21, а также к выходному разъему 23, предназначенному для связи коррелятора с Э,В.М. Выход преобразователя 21 подключен к электронному осциллографу 22, предназначенному для визуальногс наОлюдения Вычисленных корреляциОнных функццЙ, а Выход вентиля 14 - ко Входу запоминающего устройства 4, выход которого связан с вентилем 13, подключенным ко второму входу сумматора 3. Генератор импульсов 9 подключен через кнопочный контакт 28 ко входу схемы ИЛИ 19 и непосредственно - к основному входу вентиля 18, связанного со входами схемы управления 8, адресного счетчика 6 и вентиля 15, выход которого соединен со входом запуска аналогоцифрового преобразователя 2, работающего в ждущем режиме. Первый, второй и третий выходы схс,ы упраВленця 8 цсдключ 1:ы состветстве:п(о к управляющим входам вентилей 13, 14 ц 16, выход последнего из которых связан со входом схемы ИЛИ 19 и нулевым входом триггера 11, единичным выходом соединенного с управляющим входом вентиля 18. Адресный счетчик 6 запоминающего устройства 4 является реверсивным, он имеет 2 р,;с, состояний, из которых одна половина 5 10 15 20 25 30 35 40 45 50 55 60 65 состояниц соответс;вует положительному знаку, а вторая - отрцательному (знак определяется положением знакового разряда), Выход адресного счетчика 6 подкл;очен к дешифратору адреса 5, выходы которогс соединены с адресными Входами запоминающего устройства 4. Первый и последний выходы адресного дешцфратора 5 подключены такяе через схему ИЛИ 20 к выходному разъему 23, ко входам вентиля 16 и к Общему контакту д переключателя 27, предназначенного для управления режимом работы (режим суммирования или вычитания) реверсивного счетчика б. Контакты а и в этого переключателя связаны соответственно с шинами управления суммированием и вычитанием счетчика б, Вь 1 ход вентиля 17 соединен со входом установки в нулевое состояние счетчика 6 и счетным входом счетчика управления 7, выходы которого через переключатель 25, служащий для задачия необходимого числа ордш 1 ат процесса, цо которым производится вычисление каждого значения корреляционной функции, связаны с выходным разъемом 23 и входами венНлец 15 - 17.Перед Вычислением первой части ВКФ в соответствии с зависимостью (1) переключатели 24, 26 и 27 устанавливаются в положение, показанное на чертеже, а с помощью переключателя 25 задается необходимое число ординат второго процесса, по которым будет производиться вычисление каждой ординаты корреляццоцпоц функции. При этом адресный счетчик б будет в нулевом состоянии и подготоилец к режиму суммирования. На входе 29 схемы сравнения 1 будет установлено напряжение, соответствующее выбранному уровню анализа, а по входу управления 30 - задаваться частота генератора импульсов 9 так, ЧТООЫ Н 2 ИНТЕрваЛ КОРРЕЛЯЦИИ Т 1 акс. ПРИХОДИ:ОСЬ ОКОЛО Ц 1 ьс. ПЕРИОДОВ ИМПУЛЬСОВ,Раоота коррелятора начинается после замыкания кнопочного контакта 28, При этом импульс генератора 9 через схему ИЛИ 19 поступает на триггер 10 и устанавливает его в единичное состояние; вен;иль 12 открывается и входной процесс поступает на вход схемы сравнения 1, При достижении процессом хЯ заданного уровня анализа Х схема сравнения 1 вырабатывает импульс, который устанавливает триггер 10 в нулевое состояние, в результате чего вентиль 12 закрывается. Импульс с выхода схемы сравнения 1 поступает также на триггер 11 и устанавливает его в единичное состояние. При этом вентиль 18 открывается, ц первый импульс генератора 9 поступает на вход адресного счетчика б, устанавливая г, нем единицу, на вход схемы управления 8, которая на каждый входной импульс вырабатывает сигналы последовательно на всех своих выходах, а такяе через открытый вентиль 15 - на вход запуска аналого-цифрового преобразователя 2, Преобразователь 2, работающий в ждущем режиме, в момент поступления импульсов с вентиля 15 преобразу 432510ет ординату непрерывно поступающего на его вход второго процесса в код и передает этот код в сумматор 3. Дешифратор 5, подключенный к счетчику 6, дешифрирует состояние счетчика 6 с учетом его знакового старшего разряда. Поскольку после прихода первого импульса в счетчике 6 устанавливается положительное число, равное единице, дешифратор 5 вырабатывает сигнал на выходе, соотВетствующип адресу серединь массиьа запоминающего устройства 4, По сигналу с первого выхода схемы управления 8, который появляется после передачи кода ордпнаты второго процесса из преобразователя 2 в сумматор 3, содержимое выбранной ячейки запоминающего устойства 4 считывается, передает ся в сумматор 3 и суммируется с кодом ординаты второго процесса. Сигнал со второго выхода схемы управления 8 открывает вентиль 14 и записывает образовавшуюся сумму в ту ке ячейку запоминающего устройства 4. Счгнал с третьего выхода схемы управления 8 через,вентиль 16 не проходит, поскольку он сстается закрытым до тех пор, пока нс появляется разрешающий сигнал па выходе схемь 1 ИЛИ 20, соответствующий моменту образования сигнала на последней (нижней) шине дешифратора 5. Следующий изПульс генератора 9 через заданный интервал повторит все Описанные Операции с той лишь разнице 1, 1 го аналого-цифровой преобразователь 2 передает в сумматор 3 код второй ордипаты второго процесса, который просуммируется с содержимым следующей ячейки запоминающего устройства 4, поскольку в адресном счетчике 6 будет число два.Описанные операции повторяются до тех пор, пока не будет обработано таким образом романс. ординат процесса, При этом сигнал, образовавшийся на последнем (нижнем) выходе дешифратор а, пройдет через схему ИЛИ 20, подтвердит режим суммирования счетчика 6, откроет вентиль 16 и, пройдя через вентиль 17, установит в счетчике б нулевое число, а в счетчике управления 7 - единицу. После этого сигнал с третьего выхода схемы управления 8 пройдет через открывшийся вентиль 16, установит триггер 11 в нулевое состояние, в результате чего вентиль 18 закроется, и, пройдя через схему ИЛИ 19, установит триггер 10 в единичное состояние, При этом вентиль 12 откроется и первый входной процесс будет вновь поступать на схему сравнения 1, При достижении этим процессом заданного уровня анализа схема сравнения 1 вновь срабатывает, и повторяется цикл обра ботки следующих ординат заданного числа второго процесса, каждая из,которых задержана относительно момента срабатывания схемы сравнения 1 на время рЛ 1. В каждом таком цикле ординаты второго процесса преобразуются в код и суммируются с суммой предыдущих ординат по каждому значению г 1. В конце последнего цикла работы на общей клемме переключателя 25, с помощью которо 5 1 О 15 го 25 зо 35 4 О 45 о 55 60 65 го задавалось число циклов, появляется сигнал, кот;,рый закрывает вентили 15 - 17, в результате чего вычисление первой части ВКФ прекращается, При этом во второй половине запоминающего устройства 4 располагаются числа, пропорциональные ордпнатам ВКФ при всех положительных дискретных значениях аргумента.Для вычисления второ." половины ВКФ в соответствии с зав 1 спмост)1 О (2) переключатели 26 и 27 устанавливаются в положения, противополо;нные показанным на чертеже. Прп этом первьгй процесс поступает на аналого-цифровой преооразователь 2, а второй процесс - через вентиль 12 на схему сравнения 1; счетчик адреса 6 будет подготовлен к режиму вычитания. Б этом режиме вычисления коррелятор работает аналогично описанному, разница закл 1 очастся лиц 1 ь В том, что преооразуются в код и накапливаются теперь орд 1 гнаты первого процссса, и полученные сум- : Орд 1,1 т по каждому значениюрасполаг.:.отея в пе:во половине ячеек запоминаюгцего устра.". ".ва -1. Г 1 осле прекращения вычислений второй части ЗКФ в запоминающем 1 СТ 1 зж".с вс 4 1;0 1;Орядку располагаются Орди:1 ать ВКФ всех отр цательпых дискретных з ацсчп 11 х арф снз аПосле окончания выч 1 Слепи начинается режг м вь Пода резул 1-татов. При этом пере;:;Очатсль 2 устапагливается в положение, псказапнсе на чертеже. В этом режиме сигпало:с 11 ср-кл;очателя 2 О вентили 15 - 17 закрываются, а счетчик 6 подготовлен к режиму суммирования.При выводе результатов на каждый импульс генератора 9 происходит увеличение числа в адресном счетчике 6, чтение числа из соответствующей ячейки запоминающего устройства 4 и передача этого числа через вентиль 13 в сумматор 3, Это число из сумматора 3 поступает на выходной разъем 23, преобразователь кодов в напряжении 21 и через вентиль 14 записывается вновь в ячейку запоминающего устройства 4 по прежнему адресу. Число в счетчике б увеличивается до максимального значения, затем возникает переполнение счетчика 6, и число в нем скачком изменяется до - 11:;, после чего оно вновь увеличивается,При циклическом изменении адреса запоминающего устройства 4 От значения - 11.,;,;, до значения + и, все ординаты ВКФ поочередно выводятся в сумматор 3, преобразователь кодов в напряжения 21 и выходной разьем 23, На экране электронного осциллографа 22, подключенного к выходу преобразователя 21, наблюдается график выводимой функции. Многократный циклический вывод результатов обеспечивает воспроизведение на экране осциллографа 22 устойчивого изображения.При выводе результатов вычислений переключатель 27 может быть установлен в положение, когда за.".кнуты контакты в и д. В этом случае адресньш счетчик 6 работает в432510 Составитель В. ЖовинскийРедактор Л. Тюрина Текред Л. Богданова Корректор О Тюри Тираж 624комитета Совета Министровретений и открытийРаушская паб., д. 4/5 ПодписиСР Изд. М 1738осударственного по делам изо Москва, )К,аказ 2917/12ЦНИИП Типография, пр. Сапунова, 2 режиме вычитания, и ординаты корреляционноп функции выводятся из запоминающего устройства 4 в порядке убывания аргумента, что соответствует выдаче в прямом порядке ординат функции рд,(т). Предмет изобретенияКоррелятор, содержащий схему сравнения входного сигнала с эталонным напряжением, соединенную с первым вентилем, связанным с первым триггером, аналого-цифровой преобразователь, соединенный через первый переключатель со входом первого вентиля, запоминающее устройство с входным и выходным вентилями, подключенное к дешифратору адреса, соединенному с адресным счетчиком, связанным со схемой управления, которая подключена первым и вторым выходами ко входным и выходным вентилям запоминающего устройства; генератор импульсов, соединенный через второй вентиль со схемой управления и через кнопочный контакт и схему ИЛИ - со входом первого триггера; сумматор; подключенный первым входом к аналого-цифровому преобразователю, вторым входом и выходом - к выходному и входному вентилям запоминающего устройства; счетчик управления с выходным переключателем, соединенным с третьим, четвертым и пятым вен 8тилями, причем третий вентиль другим входом связан со входом схемы управления, а выхоходом - с управляющим входом аналого-цифрового преобразователя, четвертый вентиль 5 вторым входом подключен к третьему выходусхемы управления, третьим входом - ко второму входу пятого вентиля, соединенного со входом счетчика управления; один из входов триггера подключен к выходу схемы сравне ния, а его выход - к второму входу второговентиля, отличающийся тем, что, с целью повышения точности, он содержит дополнительную схему ИЛИ, реверсивный счетчик, третий переключатель входов с двумя 15 выходами и четвертый переключатель, подвижный контакт которого соединен с выходом дополнительной схемы ИЛИ и с третьим входом четвертого вентиля; входы дополнительной схемы ИЛИ подключены к 20 первому и последнему выходам дешифратораадреса, соединенного с реверсивным счетчиком, шины сложения и вычитания которого подключены к неподвижным контактам четвертого переключателя; первый выход тре тьего переключателя соединен с одним из входов первого вентиля и с первым неподвижным контактом первого переключателя, второй неподвижный контакт которого подключен ко второму выходу третьего переключателя.