Устройство для тестового диагностирования

Р " %ь-г" /= РЕСПУБЛИН ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРГ)0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) 1 Авторское свидетельство СССРУ 792258, кл, С 06 Р 11/26, 1978.2, Ьвторское свидетельство СССРР 514294, кл. О 06 Р 11/22, 1974(54) (57) 1.УСТРОЙСТВО ДЛЯ ТЕСТОВОГОДИАГНОСТИРОВАНИЯ, содержащее наборное поле, блок формирования тестов,регистр сдвига, дешифратор, блокиндикации и генератор тактовых импульсов,причем выход записи адреса и группа выходов адреса наборного поля соединены соответственно с первым входомзаписи адреса и первой группой нхо-дов адреса блока формирования тестов, информационные выходы которыхсоединены с входами объекта контроля, выходы дешифратора соединены с группой входом блока индика:ции, о т л и ч а ю щ е е с я тем,что, с целью повышения быстродейсвия, в него введены реверсинныйсчетчик, триггер режима тестирования, триггер ошибки, триггер режимаработы, блок памяти, регистр кодаотказа, группа регистров сдвига,коммутатор, Формирователь одиночного импульса, элемент задержки, четыре элемента ИЛИ, семь элементов И,группа элементов ИЛИ и три группыэлементов И, причем выходы реверсивного счетчика соединены с входамипервого элемента ИЛИ, выход которогосоединен с первым инверсным входомперного элемента И, выход которогосоединен с первым входом второго эле.мента ИЛИ, выход которого соединенс единичным входом триггера ошибки единичный выход которого соединен с входом блока индикации, вторая группа входов адреса блока формирования )тестов и информационныевходы регистров сдвига группы соединены с выходами объекта контроля,первый выход конца тестирования блока Формирования тестов через элемент задержки соединен с перным входом второго элемента И, выход которсго соединен с первым входом третьего элемента ИЛИ, выход которого соединен с единичным входом триггерарежима работы, второй выход концатестирования блока формирования тестов соединен с первым входом третьего элемента И и первыми входамиэлементов И первой группы, вторыевходы которых соединены с адресными выходами блока формирования тестов, выход четвертого элемента И соединен с вторым нходом записиблока Формирования тестов, вход режима работы которого соединен с единичным выходом триггера режима тестирования, вторым входом третьего элемента И и первым входом пятого элемента И, второй вход которого сое динен с выходом Формирователя одиночного импульса, вход которого соединен с первым входом шестого эле мента И и единичным выходом триггера режима работы, нулевой выход которого соединен с первыми входами четвертого и седьмого элементов И, выход режима тестирования наборного поля соединен с единичным входом триггера режима тестирования, нулевой выход которого соединен со вторыми входами второго и седьмого элементов И, выход нулевых устанонок наборного поля соединен с нулевых. входами всех триггеров И регистров устройства и входом сброса блока Формирования тестон, выход третьегоэлемента И соединен.со вторым нходомтретьего элемента ИЛИ, выход запуска наборного поля соединен с входом1045230,запуска генератора тактовых импульсов, выход которого соединен со вторыми входами четвертого и шестого элементов И и третьим входом седьмого элемента И, выход которого соединен .с суммирующим входом реверсивного счетчика, сдвиговым входом регистра сдвига и первым входом четвертого элемента ИЛИ, выход которого соединен со сдвиговЫми входами всех регистров сдвига группы, выходы элементов И первой группы соединены с первыми входами соответствующих элементов ИЛИ группы, выходы которых сое" динены с адресными входами блока памяти, выходы которого соединены с информационными входами регистра ко да отказа, группа выходов информационных разрядов которого соединена с вторыми входами соответствующих элементов ИЛИ группы и первыми входами соответствующих элементов И второЙ группы, выходы которых соединены с входами дешифратора, выход разряда отказа регистра кода отказа соединен с вторыми входами элементов И второй группы, входом сброса генератора тактовых импульсов, инверсными входами пятого и шестого элементов И и вторым инверсным входом первого элемента ИЛИ, выход пятого элемента И соединен со вторым входом второго элемента ИЛИ, выход шестого элемента И соединен с управляющим входом блока памяти, вычитающим входом реверсивного счетчика, синхронизирующим входом регистра кода отказа и вторым входом четвертого элемента ИЛИ, нулевой выход триггера ошибки соединен с управляющим входом генератора тактовых импульсов, первые входы каждого 1 -го элемента И третьей группы ( 1 1-1,где 1- число разрядов регистра сдвига) соединены с единичньм выходом -го разряда регистра сдвига, вторые входы каждого 1 -го элемента И третьей группы соединены снулевым выходом (1+1) - го разряда 1Изобретение относится к вычислительной технике и может быть использовано для тестового диагностирования широкого класса объектов радиоэлектроники,Известно устройство для тестовогодиагностирования, содержащее генера-,тор тестов блок дешифрации и блокуправления( 1,Недостатками данного устройстваявляется возможность обнаружения регистра сдвига, единичный выход 6 -го разряда регистра сдвига и выходы элементов И третьей группы соединены с соответствующими управляющими входами коммутатора, группы информационных входов которого соединены с выходами соответствующих регистров сдвига группы, выходы коммутатора соединены с вторыми входами соответствующих элементов ИЛИ группы,2. Устройство по п,1, о т л ич а ю щ е е с я тем, что блок формирования тестов содержит регистр адреса, регистр тестов, блок памяти,элемент ИЛИ, группу элементов И игруппу элементов ИЛИ, причем первыйвход элемента ИЛИ соединен г. первымвходом записи адреса блока, второйвход элемента ИЛИ, управляющий входблока памяти и синхронизирующий входрегистра тестов соединен со вторымвходом записи адреса блока, перваягруппа информационных входов регистра адреса соединена с выходами элементов ИЛИ группы, первые и вторыевходы которых соединены с первойгруппой входов адреса блока и выходами элементов И группы соответственно, вторая группа входов адреса блока соединена с первыми входами элементов И группы, вторые входы которых соединены с входом режима работы блока нулевые входы регистра адреса и регистра тестов соединены свходом сброса блока, выходы регистраадреса соединены с адресным выходомблока и входами адреса блока памяти, выходы которого соединены с информационными входами регистра тестов информационная и адресная группы выходов которого соединены соответственно с информационными выходами блока и второй группой информационных входов регистра адреса, первый и второй выходы конца тестирования регистра тестов являются соответственно первым и вторым .выходамиконца тестирования блока. 2только одиночных дефектов и отсутствие самоконтроляКроме того, с расширением класса объектов контроля для указанного устройства требуется введение существенной избыточности в устройстве для перестройки дешифраторов.Наиболее близким по технической сущности является устройство для обнаружения неисправностей, содержащее дешифратор, блок индикации, 2045230формирователь, тактовых сигналов,регистр сдвига, объект контроля,генератор тестов, сумматор и блок ввода,первый выход которого соединенс первым входом генератора тестов,информационный выход которого соединен с информационным входом объекта контроля, выходы дешифратора соединены со вторым входом блока индикации 23.Недостатками известного устройства являются возможность реализации только безусловных тестов,которые превосходят по длине и времени реализации условные .тестыпри одном и том же результате, возможность обнаружения только одиночных отказов, что ограничиваетглубину диагностики, ограниченностькласса контролируемых объектов,чтосвязано с необходимостью перестройки дешифраторов исправности и отказов, а также отсутствие контроляправильности работы устройства диагностирования,Цель изобретения - повышениебыстродействия устройства,Поставленная цель достигаетсятем, что в устройство для тестового диагностирования, содержащеенаборное поле, блок Формированиятестов, регистр сдвига, дешифратор,блок индикации и генератор тактовыхимпульсов, причем выход записи адреса и группа выходов адреса наборного поля соединены соответственнос первыМ входом записи адреса и первой группой входов адреса блока формирования тестов, информационные выходы которого соединены с входамиобъекта контроля, выходы дешифратора соединены с группой входов блокаиндикации, введены реверсивный счетчик, триггер режима тестирования,триггер ошибки, триггер режима работы, блок памяти, регистр кода отказа, группа регистров сдвига, коммутатор, формирователь одиночногоимпульса, элемент задержки, четыреэлемента ИЛИ, семь элементов И,группа элементов ИЛИ и три группы элементов И, причем выходы реверсивногосчетчика соединены с входами первого элемента ИЛИ, выход которого соединен с первым инверсным входом первого элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединенс единичным входом триггера ошибки, единичный выход которого соединен с входом блока индикации, вторая группа входов адреса блока формирования тестов и информационныевходы регистров сдвига группы соединены с выходами объекта контроля, первый выход конца тестированияблока Формирования тестов через элемент задержки соединен с первым510 15 входом второго элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с единичным входом триггера режима работы, второй выход конца тестирования блока формирования тестов соединен с первым входом третьего элемента И и первыми входами элементов И первой группы, вторые входы которых .соединены с адресными выходами блока формирова" ния тестов, выход четвертого элемента И соединен со вторым входомзаписи адреса блока формирования тестов, вход режима работы которого соединен с единичным выходом триггера режима тестирования, вторымвходом третьего элемента И и первым входом пятого элемента И, второйвход которого соединен с выходомформирователя одиночного импульса,вход которого соединен с первым входом шестого элемента И и единичнымвыходом триггера режима работы,нулевой выход которого соединен с первыми входамк четвертого и седьмогоэлементов И,выход режима тестирования наборного поля соединен с единичным входом триггера режима тестирования, нулевой выход которого соединен со вторыми входами второго иседьмого элемента И,. выход нулевыхустановок наборного поля соединенс нулевыми входами всех триггерови регистров устройства и входомсброса блока формирования тестов,выход третьего элемента И соединенсо вторым входом третьего элемента ИЛИ, выход запуска наборного поля соединен с входом запуска генератора тактовых импульсов, выход 40 которого соединен со вторыми входамичетвертого и шестого элементов И ктретьим входом седьмого элемента И,выход которого соединен с суммирующим входом реверсивного счетчика, 45 сдвкговым входом регистра сдвкга кпервым входом четвертого элементаИЛИ, выход которого соединен сосдвиговыми входами всех регистровсдвига группы, выходы элементов И 50 пеРвой группы соединены с пеРвымивходами соответствующих элементовИЛИ группы, выходы которых соединены с адресными входами блока памяти, выходы которого соединены синформационными входами регистра.кода отказа, группа выходов информационных разрядов которого соединенасо вторыми входами соответствующихэлементов ИЛИ группы и первыми входами соответствующих элементов Ивторой группы, выходы которых соединены с входами дешифратора, выходразряда отказа регистра кода отказа соединен со вторыми входами элементов И второй группы, входом б 5 сброса генератора тактовых импульсовинверсными входами пятого и шес,того элементов И и вторым инверсным входом первого элемента ИЛИ,выход пятого элемента И соединенсо вторым входом второго элементаИЛИ, выход шестого элемента И соединен с управляющим входом блокапамяти, вычитающим входом реверсивного счетчика, синхронизирующим входом регистра кода отказа и вторымвходом четвертого элемента ИЛИ, нуле.10вой выход триггера ошибки соединен суправляющим входом генератора так"товых импульсов, первые входы каждого 1-го элемента И третьей группы(11-1. где ь - число разрядов 15регистра сдвига) соединены с единичным выходом 1-го разряда регистрасдвига, вторые входы каждого 1-гоэлемента И третьей группы соединеныс нулевым выходом (1+1)-го разряда 20регистра сдвига, единичный выход1-го разряда регистра сдвига и выходы элементов И третьей группы соединены с соответствующими управляющими входами коммутатора, группы 25информационных входов которого соединены с выходами соответствующихрегистров сдвига группы, выходыкоммутатора соединены со вторымивходами соответствующих .элементовИЛИ группы.Кроме того, блок Формирования тес-,тов содержитрегистр адреса, регистртестов, блок памяти, элемент ИЛИ,группу элементов И и группу элементов ИЛИ, причем первый вход элемента ИЛИ соединен с первым входом записи адреса блока, второй вход элемента ИЛИ, управляющий вход блокапамяти и синхронизирующий вход регистра тестов соединены со вторым 40входом записи адреса блока, перваягруппа информационных. входов регистраадреса соединена с выходами элементов ИЛИ группы, первые и вторыевходы которых соединены с первой 45группой входов адреса блока и ныходами элементов И группы соответственно вторая группа входов адреса блока соединена с первыми входами элементов И группы, вторые входы которых соединены с входом режима работы блока, нулевые входырегистра адреса и регистра тестовсоединены со входом сброса блока,ныходы регистра адреса соединены садресным выходом блока и входамиадреса блока памяти, выходы которогосоединены с информационными входамирегистра тестов, информационная иадресная группы выходов которого соединены соответственно с информацион ными выходами блока и второй группой информационных входов регистра адреса, первый и второй выходы: конца тестирования регистра тестов, являются соответстненно первым и 65 вторым выходами конца тестирбнани блока.Управление процессом тестирования и дешифрации ведется в двух режимах; безусловного и условного тестирования. Появилась возможностьпроизводить запись информации, поступающей от широкого класса объектов контроля, при безусловном тестировании, а также выдачу информации при дешифрации н нужной последовательности, Обеспечивается контроль правильности времени окончания дешифрации и блокировка работы устройства при ошибках. Проводится дешифрация результатов как условного,таки безусловного тестирования. Возможно организовать условное тестирование и при дешифрации результатов условного тестирования подать адрес кода отказа на блок памяти.На Фиг, 1 и 2 приведена структурная схема устройства для тестового диагностиронания; на Фиг, 3 - Функциональная схема наборного поля;наФиг. 4 - Функциональная схема блокаиндикации. Устройство для тестового диагностиронания (фиг 1 и 2) содержит наборное поле 1, триггер 2 режима тестиронания, блок 3 формирования тестов, содержащий группу 4 элементов И, группу 5 элементов ИЛИ, элемент ИЛИ 6, регистр 7 адреса, блокпамяти, регистр 9 тестов, информационную группу 10 и адресную группу 11 выходов регистра 9 тестов, а также первый 12 и второй 13 выходы конца тестирования регистра 9 тестов, объект 14 контроля, реверсинный счетчик 15, перный элемент ИЛИ16, первый элемент И 17, второй элемент ИЛИ 18, триггер 19 ошибки,первую группу 20 элементов И, элемент 21 задержки, второй 22 и третий 23 элементы И, третий элемент ИЛИ 24, триггер 25 режима работы, четвертый 26 и пятый 27 элементы И, Формирователь 28 одиночного импульса, шестовй элемент И 29, блок 30 памяти, регистр 31 кода отказа, группу 32 выходов информационных разрядон и выход ЗЗ разряда отказа регистра 31 кода отказа, группу 34 элементов ИЛИ, вторую группу 35 элементов И, дешифратор Зб, блок 37 индикации,генератор 38 тактовых импульсов,содержащий генератор 39, триггер 40 управления тактовыми импульсами и элемент И 41, седьмой элемент И 42, регистр 43 сдвига, третью группу 44 элементов И, четвертый элемент ИЛИ 45, группу 46 регистров сдвига и коммутатор 47.Наборное поле 1 (фиг. 3) содержит шину 48 питания (1), группу кнопок с возвратом посредствомвторого нажатия, кнопку. 49 для Формиравания сигнала записи адреса,записывающего адрес первого тестав регистр 7 адреса, выход 50 записиадреса наборного поля, группу 51.кнопок для набора адреса первоготеста, группу 52 выходов адреса поля, кнопку 53 для управления триг -гером 2 режима тестирования и соответствующий ей выход 54 режиматестиронания поля, кнопку 55 общего сброса и соответствующий ей выход 56 нулевых установок .блока,кнопку 57 управления триггером 40и соответствующий ей выход 58 запуска поля,Блок 37 индикации (фиг. 4) обеспечивает индикацию ошибочной работы устройства при подаче сигналана вход 59 и индикацию номера состояния /отказа/ при подаче сигналовна группу 60 входов блока.Устройство содержит средства Формирования тестовой последовательности, дешифрации результатов контроля,управления и контроля,Средства формирования тестовойпоследонательнасти включают группу 4,элементов И, группу 5 элементов ИЛИ, элемент ИЛИ б, регистр 7адреса, блок 8 памяти, регистр 9тестов; средства дешифрации результатовконтроля - блок 30 памяти,регистр 31 кода отказа, группу 34элементов ИЛИ, вторую группу 35 элементов И, дешифратор 36, регистр 43сдвига, третью группу 44 элементовИ, группу 46 регистров сдвига,коммутатор 47 и блок 37 индикации,,средства управления - наборное пале 1, триггер 2 режима тестирования,элементы И 20,22,23,26,29.и 42 элемент ИЛИ 24, элемент 21 задержки,)триггер 25 режима работы, элементИЛИ,45 и генератор 38.тактовых импульсов; средства контроля - Оенерсинный счетчик 15, Формирователь2 одиночного импульса, элементы иЛИ16 и 18, элементы И 17 и 27 и триггер 19 ошибки,В блоках 8 и 30 памяти содержатся соответственно тесты и коды отказов.Единичное состояние триггера 2режима тестирснания соответствуетрежиму условного тестирования, нулевое - безусловного тестирования.В регистры группы 46 записываются значения выходных сигналов объекта 14 контроля н порядке их поступления. Количество регистров в блокаопределяется числом выходов объекта14 контроля,В регистре 43 сдвига при безусловном тестировании производится записьчисла наборов теста в виде однопозиционного када.С помощью третьей группы 44 элементов И и использования как прямых, 25 ЗО 35 65 чик 15,так и инверсных выходов регистра 43сдвига формируется сигнал длины теста (числа наборов теста), Этот единичный сигнал н элементах третьей группы 4 Формируется только в самсС старшем разряде, в котором записана единица, СФсрмированная таким образом единица позволяет производить считывание информации с регистров сдвига группы 46, начиная с реакции объекта 14 контроля на первый набор теста. Например, в регистр 43 сдвига было записано три тактовых импульса. Значит н первых трех разрядах регистра на прямых ныходах будут сФормированы единицы, а на инверсных - нули. Следовательно, единица на выходе третьей группы 14 элементов И будет сформирована только в третьем разряде. Значит, при дешиФрации результатов будут открытыталька третьи разряды всех группинформационных нхадав коммутатора 47В каждом такте дешифрации с регистров сдвига группы 46 будут поступать реакции объекта 14 контроля нанаборы теста н порядке их записи(начиная с первого),Реверсинный счетчик 15 обеспечивает суммирование числа тактов пригенерации тестсв и вычитания числатактов при дешифрации результатОвРассмотрим работу устройства врежиме безуслсннсга тестирования,Перед начало работы кнопкой 55наборного галя (Фиг, 3) устройствопринсдится н исходное состояние,Затем с помощью группы 51 кнопок набирается адрес первого теста икнопка 49 через группу 5 элементовИЛИ переписывается в регистрадреса. После зтсга управляющей кнопкой 57 выдается сигнал запускаробес-. печингюший формирование тактовых им-. пульсон нг находе элемента И.41,Тактовые импульсы с выхода элемента И 41 через открытый элемент И 26 поступают на блок 3 Формирования тестов, а через Открытый элемент И 42 нг часть средств дешифрации,сбеспечинающих запись реакций объекта 14контроля н регистр сдвига группы 46.При гсступлении первого тактовогоимпульса па адресу записанному в ре"гистре 7 адреса из блока 8 памятисчитывается информация н регистр 9тестов. При ятом в информационнойгруппе 10 выходов регистра 9 тестовсодержится первый набор теста, а вадресной группе 11 ныхадов регистра 9 тестов - старшие разряды следующего адреса теста. Одновременнореакция с выходов объекта 14 контроля записывается н регистр сдвигагруппы 46, а тактовый импульс записывается н регистр 43 сдвига и добавляет единицы н реверсивный счет 1045230Новый адрес на входе регистра 7 адреса формируется путем подачиинформации из адресной группы 11 выходов регистра 9 тестов и информации иэ наборного поля 1 (которая при безусловном тестировании остается неизменной). Сформированный таким образом новый адрес будет записан в регистр 7 адреса по приходу следующего тактового импульса. Описанный алгоритм продолжается до 10 появления .единицы на выходе 12 конца тестирования регистра 9 тестон (окончание безусловного тестирования) .С выхода 12 конца тестирования )5 единичный сигнал через элемент 21 задержки (со временем С, необходим для записи информации в регистрысдвига группы 46, регистр 43 сдвига и реверсивный счетчик 15) поступает через открытый нулевым выходом триггера 2 рекима тестирования элемент И 22 и элемент ИЛИ 24 на единичный вход триггера 25 режима работы и переводит его н единичное состояние, Б результате элег(ентты И 26 и 42 закрываются и открываются элемент И 29, Это соответствует переходу от этапа тестирования к этапу дешифрации результатов.На блок 30 памяти к моменту прихо. " да тактового импульса через элемент И 29 поступает первый адрес дешифрации с элементов ИЛИ группы 34, Старшие разряды этого адреса при безусловном тестировании определяются группой 32 выходов информационных разрядов регистра 3 кода отказа н котором записаны нули до приход- первого импульса считания на блок 30 памяти, младшие разряды соответст нуют значениям реакций объекта 14 контроля на первый тест, Эти реакции записаны н регистрах сдвигагруппы 46 и поступают на блок 30 памяти как младшие разряды адреса 5 состояния дешифрации через коммутатор 47 и элементы ИЛИ группы 34, По первому адресу с блока 30 памяти считывается второй код дешифрации в регистр 31 кода отказа, Одновременно с этим происходит сдвиг информации н регистрах сдвига группы 46, Новый код дешифрации содержит эачения старших разрядов следующего кода адреса, записываемые в информационные разряды регистра 31 кода отказа и значение сигнала отказа, записыва-, емое в разряд отказа регистра 31 кода отказа. Если значение этого разряда равно нулю, то дешифрация продолжается, т,е, Формируется следую О щий код адреса элементами или группы 34, по значениям информационной группы 32 выходов регистра 31 кода отказа и значениям реакции объекта 14 контроля на второй тест, которье 65 к этому моменту поступают на элементы ИЛИ группы 34, Процесс джНФ- рации продолжается до тех пор,пока н разряд отказа регистра 31 кода отказа не будет записана единица.Единица на выходе 33 разряда Отказа регистра 31 снидетельстнует о том, что определен код отказа объекта 14 контроля, Этот код содержится в группе 32 выходов информационных разрядон регистра 31., С появлением единицы на выходе 33 разряда отказа регистра 31 закрывается элемент И 29 и устанавлинается н нулевое состояние триггер 40, Б результате прекращается пстдача тактовых импульсов и заканчивается процесс деифрации, Разрешающий сигнал с выхода 33 разряда ошибки регистра 31 кода ошибки обеспечивает прохождение кода ошибки через элемент.- И грутпЬ 35 н дешифратор 3 6 г Гдс СН ДЕ - "ггтриЭ,"т(ЕСЯ И ПО С туПаЕт На бт 1 ОК 37,тд".а 1 ттт (ЛЕШИфват".Я РЕЗУ 1 ЬТг:ТОВ ","СтТРОЛЯ должна быть проведена за то же (или меньшее) число так:он, что и тестирование Проверка э гсгс условия оргаНИЗУЕтся С ПОМСКт Ю Э 1 ЕЕНта г 1 7 На И НЕРСНЫЕ НХОД.ОтоаСГС ЗННЕгЕНЫ НЫХСд.:" рЕВЕТсьННОГС г:ЕТЧИКа 15 (терез эеметтт ИЛИ , ( и Ях разряда ошибки регистра 31 ксга сшиб" ки. Если дешифра иЯ не э=конилась За ЧтСЛ-т т(ахтсв ратНСЕ лг;ИЕ ТЕС ( аНа ВЫХОД(Р т р (".(;( т-а О-т(-б; ОСт(- т ра 1 нет единицы) . тс н момент сб- НУЛЕ ИЯ СЧЕтт 1 ИКа( Э тт-Хсгга Э.ПЕ;ЕН. та И 17 сйОрмитсуетсг с:1-ал с тиб 1 тикоторый, реьедет триггер 19 сшибки ь еди 11 ичнсе сОстсяние. В резуль " Тат Е( тт га(тЕгтг(С",г т и 1 -(тСК:йтг .я бс 1 а(, У строй ст ".а. т с. ("тг-=(1 с(ти тги ПздаЕтея Нг. бЛОК 37 ИН т.1 т Кац;:-тТ а С.т.(Тт.Па- " ( 1С . " На НЗЕжИМЕ (т 1 Л г,С( ОЕг 1 гтстванття;еог-(тг ат.:, т г,;,; (.,тгт (1(с - - т г.сг ттгсс ттат",тгтсттгСГ Э(5 (тат.; г. "тг "Трой(г т- НО ПРИНСДИТСЯ Н ."СХОД.гОЕ СОСТО-НИЕ; Затоы С 1 СМСщъН ГрП 1 5тгт(С( О" набирается :1 сес ерн Ого набора Условнсгс :еста и кнопкой 19 через элементы ИЛИ группе 5 перс.в .Нсыэается н регистр 7 адрес=. Пес.т-е этого КНОПКа ГруГттЫ 5. ПЕрЕНОдится Н исходное "осгоян 1 е. а, кт(1 кстй 53 ТРИГ:ЕР РЕжи 1 а тятТ 1(сотва - :ИЯ( -.ЕРЕ- - Н отдитсттС(ттгт=тт(-С С, -Тот.т" (Н ре/ИИ,( УС,1 т: тО. О тести,с,ли( Я , помо(ьг кнопки 57 выдаст ся ст. натобеспечивающий Формирование тактсньх импульссн на выходе элемента И 41, Тактовые импульсы с выхсла элемента И 41 т 1 ере злетент И 26Откры(Ый НУЛЕНЫМ НЫХСДСМ три - -Еаа1 1 1(а э гх О (т "т1- а т т т 1 - я(( О1 г (ст 1 з Н г:вход блока 3 формирования тестов.По пРихоле пеРного тактового и 1 тпУльСа а.ДРЕС ИЗ РЕИСТГ =, т - С(теса П(ССТУ 1045230 12пает в блок 8 памяти. В результатена информационной группе 10 выходоврегистра 9 тестов появляется первыйнабор теста, а на адресной группе11 выходов - старшие разрядЫ следующего адреса, которые поступают навторую группу входов регистра 7 адреса, Реакция объекта 14 контролячерез открытые элементы И группы 4и элементы ИЛИ группы 5 поступаютна первую группу входов регистра 7, 0адреса как младшие разряды следующего адреса теста. При поступленииследующего тактового импульса вновьсформировавшийся адрес записываетсяв регистр 7 адреса и поступает в 15блок 8 памяти, Далее описанный процесс повторяется до появления единицы на втором выходе 13 конце тестирования регистра 9 тестов, котораячерез открытый элемент И 23 и элемент 24 переводит триггер 25 режимаработы в единичное состояние. В результате триггер 25 режима работысвоим единичным выходом обеспечивает подготовку к работе элемента И 29,25а нулевым закрывает элемент И 26.Поступление следующего тактового импульса обеспечивает подачу в блок 30памяти из регистра 7 адреса черезоткрытые элементы И группы 20 и элементы ИЛИ группы 34 адреса, по которому записан код отказа, Код отказа поступает на группы 32 выходовинФормационных разрядов регистра 31,а на выходе 33 разряда. отказа появляется единица, которая позволяетпровести дешифрацию кода отказа в де шифраторе 36. С дешифратора 36 номер отказа поступает в блок 37 индикации, Кроме того, единичный сигнал с выхода 33 регистра отказа по-ступает на нулевой вход триггера40 и устанавливает его в нулевоесостояние, В результате блокируетсяподача, тактовых импульсов и устройство прекращает работу,11 ри условном тестировании по адресу, считываемому из регистра 7 адреса в блок 30 памяти, на группе 32выходов информационных разрядов регистра 31 должен быть код отказа,а на выходе 33 разряда отказа - единица,Проверка последнего условия реализуется с помощью элемента И 27 иФормирователя 28 одиночного импульса, который позволяет сформироватьимпульс, сдвинутый во времени наодин такт, Если при поступлении первого тактового импульса через элемент И 29 на блок 30 памяти на выходе 33 разряда отказа регистра 31не появится единичный сигнал, тона выходе элемента И 27 появитсяединица, которая переведет триггер19 ошибки в единичное состояние, Врезультате работа устройства блокируется, а в блок 37 индикации выдает"ся сигнал ошибки.Таким образом, повышение надежности диагностирования устройства обеспечивается введением узлов, контролирующих работу устройства,Повышение быстродействия устройства осуществляется путем организации режима условного тестирования,Быстродействие устройства по сравне=нию с прототипом повышается на 60.