421988

РЕТЕН Ия К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от явт. свидстельства -хс. 6 061 5(00 Н ОЗ( 13,00 влею 17.05.72 исосдицецисм 64071 ЯЯВКЦ -осударственн 3)1 й комнтеСовета Министров СССРпо делам изооретении открытий Приоритст -Опуоликоваио 30 УДК 681.325(088.8 Бк)ллстець Опубликования описания 22.Е 75 Д(т Авторыизобретения, Е. Евстигнеев и В. А. Немкеви аявител НАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТЫ В К МН Изобрстсци( Г)т)30 ситс 51 к устр 01 Ствя Вычислительной техники, а именно к устройствам црсооразоваиия информации лля цифровых Вычислительных мацин, и может Оыть применено для параллельного преобразования и .- 5 скольких частотно-импульсных сигналов прц последовательном вводе кодов в вычислительное устройство.Известен многоканальный преобразователь с последовательным опросом каждого канала 1(1 ир(ОбраЗОВЯТ(.Г 151, В кОТООх) КЯЖД 35 ВхОлц 151 3351,ГГОВ 351 В(Гиц 133 Я иостмцаст ВЯ (1)Ой ирсй) б 3 зоВЯ(;3 )3 3ГкОД, )1 В 3 ход) ц)1(. кО 11)3 31 р(Обр 3:)ОВ)ТС 153 313 3)пЪ 13333 Он(С( усТ)031- ство Вычислитель(юй машишл. 15В Се час ц 051 влсцц 51 иомсхи В 11 дрссць 1 х цси 51 х В таком 33)СОбрс):3Втслс возмокц 3,10 жи)351 заии(.ь ипор.1)3/ии В л 1000 й каиял иреооразователя или Олиоврл)снн( ввод искаксицой информации от цскольких каналов, 20Цель изобрст(ция - повышение иомсхозящищешюсти многоканального ирсобразовтс - Л 5 ЧЯСТОТЬ) В КОД.Это достигался тем, что в преобразователь дополнительно введены схема сборки адресов, 2" две линии задеркки, две схемы совпадения, ицвертор и триггер, При этом выход схемы соорки адресов через последовательно вклочснцые перв(л( линии задержки и схему совПЯДЕЦИ 51 СО(.ЛИИСЦ С СДИИ(1 Ы 1 ВХОДОМ ТРИГЕ- ЗГ) ра, я единичный ьчход триггера - с шиной разрешения ввода адреса в регистр и первым входом второй схемы совпадения, второй вход которой через ицвертор подключен к выходу схемы сборки адресов, а выход соединен с шиной опроса распределителя и через вторуо линию задержки с нулевыми входами триггера и регистра адреса. Второй вход первой схемы совпадения и третий вход второй схемы совпадения цодсоелццгмы к выходу генератора тактовых импульсов,НЯ 1(.рт(ж(. иок)З 1 ца схсх 13 пр(л,11 ГЯ(к(ОГО ИР(.00ЗОВ)1 Т(.ГГ)53.Оиа сол(ржит счетчики 1 - 1 Входи)х им- цльсОВ каждОГ к)1 и)1 л 1; Вснгили,) - 8 (.ъсма иифор)ции с В 1:олов счстчи(Ов; Вентц,1 и 9 12 вхолцых импульсов; источники 1) - 16 входных частот)п)-импульсных сигналов, несинхронных с генератором тактовых импульсов; поразрядную сборку 17 информации с В).1 ходОВ Вецтис 1 с 11 5 - 8; Вычислительное х стройство 18; схему 19 сборки входных адресов из вычислитсльпь)х устройств; генератор 20 тактовых импульсов; линии 21 и 22 задержки на время в ,3 и -); схему 2,5 совпадения для выделения синхронного с тактом сигнала, задержанного на время 1 относительно адреса; инвертор 24; триггер 25 с раздельными входами, для вылелсшя разрешения ввода адреса в регистр; схему 26 совпаления для выделеиия синхронного с тактом сигнала опроса вентилей регистра адресов; регистр 27 адреса каналов преобразователя; инверторы 28 для формирования сигнала запрета для вентилей 9 - 12; распределитель 29 адресных сигналов с вентилями 30 для выделения поканальных сигналов опроса вентилей 5 - 8 и вентилями иоканальных сигналов Установки в О сче.- чиков 1 - 4; схемы 32 совпадения регистра 27 адреса.Преобразователь работает следующим образом.В случае отсутствия адресных сигналов из вычислительного устройства 18 триггер 25 и регистр 27 обнулены сигналом с выхода линии 22 задержки, а счетчики 1 - 4 ведут счет частотным сигналам, идущим через открытые вентили 9 - 12 от источников 13 - 1 б входных сигналов, работающих с генератором 20 тактов.При поступлении любого адреса с выхода вычислительного устройства на вход схемы 19 сборки адресов, а также при кратковременных пропаданиях адреса на время, меньшее - опрокидывание триггера 25 и ввод адреса в регистр 27 адреса происходят через время -, (время задержки линии 21) после появления адреса. Тем самым обеспечивается помехоустойчивость преобраразователя при кратковременных пропаданиях адреса.Когда на входах схемы сборки адресов появляются помехи с длительностью меньше ". опрокидывания триггера и ввод адреса в ре гистр 27 адреса не происходят, так как схема 23 совпадения закрыта в течение времени относительно момента появления входного адреса сигналом с выхода линии 21 задержки, Благодаря эгому осуществляется фильтрация помехи определенной длительности, Инвертор запрещает прохождение сигнала через схему 26 во время наличия адреса. Это предотвращает выработку ложного сигнала сброса преобразователя.При совпадении синхронного с тактами сигнала опроса регистра адреса с выхода триггера 25 и адреса, записанного в регистр 27, происходит опрос вентилей 30 распределителя 29, Сигнал с их выхода даст разрешение съема информации через вентили 5 - 8 с одноо из счетчиков 1 - 4 на поразрядную сборку 17 и далее в вычислительное устройство18, Одновременно сигналы с выходов инвсрторов 28 запрещают прохождение имиульсоз5 на счетные входы счетчиков 1 - 4 через одиниз вентилей 9 - 12. Это обеспечивает синхронизацию каждого несинхронно работающего счетчика с тактами вычислительногоустройства 18 при вводе в него информации и10 помехозащищенность цепей ввода,После снятия адреса сигнал с инвертора 24разрешает прохождение сигнала через схему2 б и вентили 31 опроса распределителя, формирует сигнал Установка в О одного из15 счетчиков. Через время - после снятия адреса линия 22 формирует по цепи сброса сигнал,обнуляющий триггер 25 и регистр 27.Предмет изобретения20 Многоканальный преобразователь частотыв код, содержащий генератор тактовых импульсов, регистр адреса, выходы которого подключены к входам распределителя управляющих сигналов, а входы через схемы совпа дения - к выходам вычислительного устройства, поканальные счетчики импульсов с вы.ходными и входными вентилями, входы которых подсоединены к выходам распределит"- ля, поразрядную сборку, подключенную к вы- ЗО ходам выходных вентилей счетчиков, от.печа(ощийс,ч тем, что, с целью повышения помехозащищенности, он дополнительно содержит схему сборки адресов, две линии задержки, две схемы совпадения, инвертор и триггео, З 5 причем выход схемы сборки через последовательно включенные первые линии задержки и схему совпадения подсоединен к единичному входу триггера, единичный выход которого подсоединен к шине разрешения ввода адреса 40 в регистр и первому входу второй схемы сов падения, второй вход которой через инверторподсоединен к выходу схемы сборки адресов, а выход соединен с шиной опроса распределителя и через вторую линию задержки с нуф 5 левыми входами триггера и регистра адреса,второй вход первой схемы совпадения и тр- тий вход второй схемы совпадения подсоединены к выходу генератора тактовых импульсов.каз 5585ЦНИИ Подписитров СССР ереповецкая городская типография Изд. М 1426Государственного комитет по делам изобретений Москва, Ж, Раушска Тираж 624Совета Миоткрытийнаб., д. 4/