419883
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
щ 4 В 883 О П ИЧГ-АНИй ИЗОБРЕТЕН ИЯ СОюз СОВВтских Социалксткцеских Республик(61) Зависимое от авт. свидстельствя - (22) Заявлено 14.12.70 (21) 1496526/18-24 с присоединением зяядки .е -Государственный комитет Совета Министров СССР По делам изобретений и атнрытий(32) Прцоритст -Опубликовано 15.03.74. БОлгСтепь,Хе 10 Дата Оцублцковгця ццсяцц 1 з,1":.74(71) Заявитель ГЕНЕРАТОР ДВОИЧНОГО и-РАЗРЯДНОГО КОДА БЕЗ ЗАПЯТОЙ С ПО ТОЯ 1 НЫЧ ВЕСО 1 г гя1Гредложеггие относится и области вычислительной техники и систем передачи информации и предназначено для использования в качестве имитатора сигналов г, линиях передачи дискретно иформации, я также цр испытаниях логических устройств тица дсшифраторов.Известны генераторы п-разрядного кода постоянного веса го (где а - число ненулевых разрядов), однако они не выдают коды без запятой, что требует при работе с тякзц генераторами специальной аппаратуры для групповой (по словам) синхроизациц в приемниках, удаленных от генераторов.Предложенное устройство отличается тем, что единичный выход )г-го и цггевыс выходы с (и+ог)/2 по (и - 1)-й разряд регистра црц четной разности и - ж пулевые выходы с (гг+ге+1)/2 по (и - 1)-и разряд цри цсчсгцой разности и - аз 1 соединены со входазц первой схемы И, выход которой соединен со входами пг схем И, где иг - число наборов слов кода, содержащих внутренние циклы на первых (и+ ю - 2) /2 (и+ ы - 3) /2) разрядах, вторые входы каждой из указанных схем И соединены с нулевыми выходямц (и - а)/2 (и - а+1)/2 первых рязрядод регистра, а выходы этик схем И соеднцсы срез соответствуОщеге эзгюгепты задезжкц и иг схем ИЛИ с соответствующими цулевымц и едничцымп входамц первых (г+;О -- 2) /2 (и+- 3),21 разрядов регистра, а также соедицсы со входами первоЙ сымы ИЛИ, сосдццсццой через нервуо сыму , -1 Е и псрдыЙ э;гс.ет зядсэк.ц с Одних Извходов второй схемы 11, другой вход кото- роЙ сосдицс через второЙ и третцЙ элементы задезжкп с генезатоэох та+,тОВых Из- пульсов, а третий вход соединен с выходом первой схемы 11, гь.ход второй схемы И соединен через расширитель сс входямц третьей схемы 11 ц второй сымы;НЕ, а через четвсртьш элсмсцт зядер;ккц вторуо схему И;1 И соединен с тактовым; Входямц первых (гг-;гО - 2)(и-,-а" . - 2),21 рязрядо; регистра, выход гсОратора тактовых импульсов сосдццец также со входямц второй схехы ИЛ 11 и Отвертой сымы 11, другой вход которой сосдИс с единичным вы ходом гг-го рязря.,я рсгцсгря, сосдшенцым Г)также со входом пятой схемы 11, выход ко.торой через треть:о 11 ЛИ сосдццен с единичным входом первого разряда регистра, выходы (и+ г,2) 2-га (ггя - 3),2-го) разряда регистра сосдсцы со входамц третьей 5шестой схем 11, я также со входямц исхем 11, выход третьей сымы 11 соединен со Входом трстьсй схсмь 11 Л 1 г, ВХОД шестой схемы 11 сосдццсц с выходом второй зО схехгы 1-1 Е, я выход - с единичным входом(п+ ю - 2) 12+1-го 1(п+ а - 3)2+1-го разряда регистра, выход второго элемента задержки соединен со входами и схем И.Это позволяет упростить устройство.Принцип работы устройства состоит в следующем. Известно, что все слова двоичного и-разрядного кода постоянного веса ю 5 можно разбить на циклы, каждый из которых содержит и слов, являющихся циклическими перестановками друг друга. В циклах можно выделить по одному слову, и совокупность выделенных слов из циклов образует код без запятой. В качестве примера ниже приведены семь слов 8-разрядного кода без запятой веса 4: 1 1 0 0 0 0 1 0 1 О 0 0 0 1 1 0 0 0 1 1 1 0 0 0 0 1 0 1 0 0 1 1 0 1 0 0 1 0 1 1 0 О В совокупности слов кода без запятой с постоянным весом Выделяют такие наооры слов, которые содержат внутренние циклы на первых (п+;ы - 2)2 разрядах при четнои разности и - ю или на первых (и+ю - ,5)/2 разрядах при и - щ нечетнои.Я коде без запятой выделяют т таких наборов, внутри каждого наоора переход от слова к слову осуществляют циклической перестановкои на первых разрядах слов, на которых определяют внутренний цикл, а сами внутренние циклы упорядочиьают лексикогра 1 рическим способом. Число переходов от одного вну треннего цикла к другому меньше числа слов в коде без запятои в (и+в - 2)2 или в (и+ы - ,5)12 раз, в зависимости от четности или нечетности разности и - а и при условии, что все внутреннпе циклы полные,с. содержат каждыи по (п+ы - 2)/2 или (и+ в 1 - ,5)12 слов. 11 ри наличии неполных внутренних циклов Выигрыш В числе переходов уменьшается; однако он остается значительным, позволяя существенно упростить генератор кода, 1 тепень упрощения кода можно регулировать, вклюа 51 или исключая из кода неполные внутренние циклы.Рассмотрим, например, 8-разрядный код без запятоп веса ь 11=4 и упорядочим его слова по внутренним циклам: 0.11110000 11100001 10110001 неполные1.11101000 11010001 01110001 внутрен 2.111011000 10110001 11001001 ние3.10111000 01110001 01011001 циклы4.11010100 10101001 10101001 полныйо,10110100 01101001 11010001 внутрен 6.10101100 01011001 01101001 ний7.11100100 11001001 10110001 , циклИсключим из кода последнее слово11100100. Тогда алгоритм генерации осталь 5 10 15 20 5 30 35 40 45 50 ных семи слов при условии считывания кодас и-каскадного регистра с логической обратной связью, соединяющей 1-й и и-й каскады,следующий:- начальная запись первого слова (например, 11110000);- сдвиг по внешнему кольцу первого слова на п - 1 тактов (11100001);- единичный сдвиг по внутреннему коль.цу (01110 в 0);- сдвиг по внешнему кольцу на и тактов(01110001);- переход к другому внузреннему циклу(01011001);- сдвиг по внешнему кольцу на и тактов(01011001), и т. д, до перехода от второговнутреннего цикла к первому,Схема генератора применительно к генерированию двоичного 8-разрядного (п=8)кода без запятой веса ю =4 изображена нафиг. 1, на фиг. 2 приведены временные диаграммы, поясня 1 ощие процесс перехода отодного внутреннего цикла к другому и сдв;1 гипо внутреннему кольцу.Устройство содержит 8-разрядный сдвиговый регистр на триггерах 1 - 8, схемы И9 - 16, схемы ИЛИ 17 - 21, схемы НЕ22 - 23, элементы задержки 24 - 29, генератортактовых импульсов 30, расширитель импульсов 31, выходную шину 32, шину 33 единичного выхода триггера 8, шины 34, 35, 3 б,37, 38 нулевых выходов триггеров 1, 2, 5, б и7 соответственно (сигналы а а а;, а, и а 7),шины 39 и 40 управления переходом от одного внутреннего цикла к другому, шины 41 и42 задержанных тактовых импульсов (1 и1").Ьуквами с, с 1, е, 1, д, й; 1, 1 обозначеныточки схемы, для которых на фиг. 2 приведены временные диаграммы.Устройство работает следующим образом,В регистр на триггерах 1 - 8 записываютисходное 8-разрядное слово веса ы =4, например, 11110000. В данном случае т=2. Втечение первых п - 1=7 тактовых импульсовсхемы И 9 и 12 открыты, схемы И 14, 15,1 б закрыты, и через регистр последовательнопроходят слова 11110000, 01111000, 00111100,00011110, 00001111, 100000111, 11000011,11100001.110 слсд 11 сс пз этих слОВ по 51 вл 5 ется В регистре после поступления на регистр седьмого тактового импульса 1,. При комбинации сигналов регистра ава,ав сработает схема И 13, в момент времени 1 Возбудится выход схемы И 16, сигнал которого закроет схемы И 9 и 12, откроет схему И 10, образуя внутреннее кольцо, и через схему И)1 И 20 осуществит циклический сдвиг на один 1 паг по внутреннему кольцу, образуя в регистре слово 01110001. После этого закрывается схема И 10 и открываются схемы И 9 и 12; тем самым восстанавливается внешнее кольцо.5Последующие восемь тактовых импульсов образуют в регистре слова следующего внешнего цикла: 10111000, 01011100, 00101110, 00010111, 10001011, 11000101, 11100010, 01110001.После прихода тактового импульса 15 срабатывает схема И 13 при комбинации сигналов а,и 7 а а также схема И 14 - при комбинации иа 5 в момент времени 1, и сигнал по шине 39 сбросит триггер 3 и осуществит запись в триггер 5. Тем самым в регистре образуется слово 01011001.Последующие тактовые импульсы образуют в регистре пятьдесят шесть слов 8-разрядного кода веса 4, которые при необходимости могут быть сняты с регистра в параллельном коде.Через схему И 11 в выходную. шину 32 генератора последовательно проходят слова кода без запятой00001111000111010011010100101011000101110010110100011011 Предмет изобретения Генератор двоичного и-разрядного кода без запятой с постоянным весом ы, содержаций п-разрядный сдвиговый регистр, схемы И, ИЛИ, НЕ, элементы задержки, расширитель и генератор тактовых импульсов, отличающийся тем, что, с целью упрощения устройства, единичный выход п-го и нулевые выходы с (и+и)/2 по (и - 1)-й разряд регистра при четной разности и - а нулевые выходы с (и+о+1)12 по (и - 1)-й разряд при нечетной разности и - и соединены со входами первой схемы И, выход которой соедиО 15 20 25 30 35 40 6нен со входами т схем И, где т - число наборов слов кода, содержащих внутренние циклы на первых (и+ ю - 2) 12 (и+ ы - 3)/2 разрядах, вторые входы каждой из указанных т схем И соединены с нулевыми выходами (и+ы) 2 (п - в+1)/2 первых разрядв регистра, а выходы этих схем И соединены через соответствующие элементы задержки и тп схем ИЛИ с соответствующими нулевыми и единичными входами первых п+в - 2)/2 (и+и - 3)/2 разрядов регистра, а также соединены со входами первой схемы ИЛИ, соединенной через первую схему НЕ и первый элемент задержки с одним из входов второй схемы И, дрязгой вход которой соединен через второй и третий элементы задержки с генератором тактовых импульсов, а третий вход соединен с выходом первой схемы И, выход второй схемы И соединен через расширитель со входами третьей схемы И и второй схемы НЕ, а через четвертый элемент задержки и вторую схему ИЛИ соединен с тактовыми входами первых (и+в - 2)(2 (и+ о - 2)/2 разрядов регистра; выход генератора тактовых импульсов соединен также со входами второй схемы ИЛИ и четвертой схемы И, другой вход которой соединен с единичным выходом и-го разряда регистра, соединенным также со входом пятой схемы И, выход которой через третью схему ИЛИ соединен с единичным входом первого разряда регистра, выходы (и+ а - 2) (2-го (и+ ю - 3) 12-го разряда регистра соединены со входами третьей и шестой схем И, а также со входами ьп схем И, выход третьей схемы И соединен со входом третьей схемы ИЛИ, вход шестой схемы И соединен с выходом второй схемы НЕ, а выход - с единичным входом (и+ ы - 2) /2+ 1-го (и+ ы - 3),2+1-го разряда регистра, выход второго элемента задержки соединен со входами т схем И.419883 Фиг Г елявск ИПИ ГедакторЗаказ 47 осгавитсль В. Игнатущенко Техред Л. Богданова Изд.1450ударствснпого комитета по делам изобретений и Москва, Ж, Раушска Тираж 624Совета Минисоткрытийя паб., д. 4/о МОТ, Загорский оррскчор А. Дзесова Подписноеов СССР
СмотретьЗаявка
1496526, 14.12.1970
В. М. Злотн, ГЕНЕРАТОР ДВОИЧНОГО РЛЗРЯДНОГО КОДА БЕЗ ЗАПЯТОЙ ПОСТОЯННЫМ
МПК / Метки
МПК: G06F 1/02
Метки: 419883
Опубликовано: 15.03.1974
Код ссылки
<a href="https://patents.su/4-419883-419883.html" target="_blank" rel="follow" title="База патентов СССР">419883</a>
Предыдущий патент: Фазочувствительный усилитель
Следующий патент: Устройство для регистрации информации
Случайный патент: Насос