Цифровая следящая система

407277 Союз Советских Социалистимесних РеспубликОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОУСКОМУ СЕИДЕтЕЯЬСтвь Зависимое от авт. свидетельстваМ.Кл. 6 05 Ь 11/2 но 11.Х.1971 ( 1704116/18-24 Заяв динением заявкиосударстаенныи комитетСовета Министров СССРпо делам изобретенийи открытиИ Приорите УДК 6 Опубликовано 21.Х 1,1973, Бюллетень46 Дата опубликования описация 12.Ч 111,1974 Авторыизобретен и В. С, Покровский Б.П,Ка Заявител ИФРОВАЯ СЛЕДЯЩАЯ СИСТЕ 1Настоящее изобретение относится к области автоматического регулирования и контроля и может быть использовано, например, в устройствах автоматического управления угловым положением гироприооров, рулевых органов и антенн летательных аппаратов и судов.Известны цифровые следящие системы, содержащие последовательно соединенные цифровую вычислительную машину и регистр- счетчик, выход которото соединен с первым входом сравнивающего устройства, второй вход которого через, последовательно соединенные формирователь фазовых импульсов и фазовращатель подключен к выходу объекта репулирования, первый и второй выходы сравнивающего устройства,подключены к соответствующим входам преооразователя код - напряжение, выход которого через последовательно со"диненные усилитель и исполнительный орган подключен ко входу объекта регулирования, и последоват"льцо соединенные генератор тактовых импульсов и преооразователь временной интервал в к.Однако известные системы сложны и требуют значительных затрат времени для преобразования сигналов и вычисления рассогласования, что вносит запаздывание в передачу информации в системе, ухудшает ее динамические свойства,С целью упрощения системы и повышенияее быстродействия система содержит триггер, схему И и формирсватель импульсов начальной установки, вход которого подключен к обмотке возбуждения фазовращателя, выход формирователя импульсов начальной ус.тановки соединен с первым входом триггера, с другим входом преобразователя временной интервалкод и с третьим входом сравни- И вающего устройства, третий н четвертый выходы которого соединены соответственно с третьим и четвертым входами преобразователя временной интервал - код, выходы которого подключены к соответствующим входам преобразователя код - напряжение, второй вход триггера подключен к выходу регистра.счетчика, другой вход которого соединен с выходом схемы И, входы которой подключены к выходам соответственно триггера и генератора тактовых импульсов; сравнивающее устройство содержит четыре схемы И, два триггера и схему ИЛИ, первый и второй входы которой соединены соответственно с первыми и вторыми входами первого тригге ра и сравнивающего устройства, выход схемыИЛИ:соединен с первыми входамн первой и второй схем И, второй вход первой схемы И подключен к первому выходу второго триггера, второй выход которого соединен со зО вторым входом второй схемы И и с третьим выходом сравнивающего устройства, с четвертым выходом которого соединен выход второй схемы И, выход первой схемы И подключен к первым входам третьей и четвертой схем И и второго триггера, второй вход которого соединен с третьим входом сравнивающего устройства, первый и второй выходы первого триггера соединены со вторыми входамн соответственно третьей и четвертой схем И, выходы которых подключены соответстве 1 шо к первому и второму выходам сравнивающо устройства, а преобразователь вресменной интервал - код содержит схем ИЛИ, последовательно соединенные ячейки пересчетной схемы и схемы И, трц входа первой из которых с зединены соответственно с первым и третьим ьходамсн преооразоватсля временной интервал- - код и с первым выходом последней яче ки пер есчетцой схемы, другой вход которой подключен к первому ттдч схемы ИЛИ и к другог выду преобразователя временной Интервал - код, выход первой схемы И соодинен с первым входом первой ячейки;переочетной схемы, Выход схемы ИЛИ подключен к другим Входам всех, крол последней, ячеек пересчетной схемы, другой вход схемы ИЛИ соединен с выходоьм предпоследней яче 1 лки пересчетной схемы, второй выход последней ячейки пере- счетной схемы и выходы остальных ячеек пересчетной схемы соединены с первыми входами соответствующих схем И, вторые входы которых подключены к четвертому входу дрсооразователя временной интервал в к, а вьходы - к его соответству 1 ощ 11 м выходам,На чертеже приведена блок - схесмя предляГасъ 1 сй системы, содержящеЙ: преооряз атель код - напряжение 1, усилитель 2, исполнительный орган 3, объект регулирования 4, фазовращатель 5, формирователь импульсов начальной установки б, формировятель фазовых имгульсов 7, сравнивающее устройство 8, содержащее схему ИЛИ 9, триггеры 10, 11 и схемы И 12, 13, 14 и 15, преобразователь врезсцной Интервал - код 16, содерГкащий схему ИЛИ 17, ячейки пересчетной с. е. ы 18, 19 20 схе. ы И г 1, гег, гз и 24, трсиггер 25, генератор тактовых импульсов 26, регистр-счетчик 27, ц 1 фровтю выч 1:слите.ьную магнину (ЦБМ) 28, схему И 29 ц вход системы 30,Работает система следчощцм образом, Чс"ез вход сцстехы 30 ца оомотку возбуждения фазовращателя 5 ц на вход форсмировятеля 6 поступает,оинусоидальцое няпряжение. Формирователь 6 вырабатывает узкие,импульсы начальной установки в моменты переходя через ноль этого цяпряжеция, Импульсы ца 1 алПои чстацОВ 1 и с Выходя форъс 1 ООВател 1 6 поступают ца Оонуляящие Входы Ггчеек 18, 19, 20 пересчетной схемы преобразователя 16, па входы триггеров 11 и 25 ц ъстя 1 авлиВа 1 от их в исходное состояние. Вы. ходной с 1 ггнал триггера 11 при этом поступает на выд схемы И 14, а па выдах схем 5 1 о 15 Л д/ а Г 1 з 5 40 50 55 60 15 4И 15,и 24 сигнал этого триггера отсутствует и схема 24 не пропускает тактовые импульсы генератора 26 на вход пересчетной схемы преобразователя 16. Преооразователь 16 находится в исходном состоянии.Выходной сигнал триггера 25 поступает на вход схемы И 29, которая начинает пропускать импульсы геноратора 26 на вход регистра-счетчика 27, в котором записан обратный код задающего сигнала Ч из ЦВМ. Импуль" конца заполнения регистра-счетчсика явЛяеТСя фазОВЫ.1 ИмпульсОХ зйдающего ОИГнала ч, а интервал времени Ы между импульсом начальной установки и импульсом конца заполнения регистра-счетчика 27 пропорционален величине задающего сигнала Ч,Фазовый иеипульс сигнала Ч с выхода ре:тра-счотчи 1 ся 27 поступает на второи вход т 1 зиггеря 25, устянавлпвяет еГО В состояние, при котором его выходной сигнал на входе схемы 29 отсутствует и имспульсы генератора 26 не проходят ца вход регистра-счетчика 27.Этот же импульс поступает ца входы триггера 10 и схемы ИЛИ 9 сравниваюгцего устройства 8, на вторые входы которых через интервал времени Л 12 после импульса начальной установки,поступает фазовый импульс с формирователя фазовых импульсов 7, вырабатывающего узкие 11 мпульсы в моменты перехода через ноль выходного сццусоидального напряжения фазовращятеля 5, поступаюпего ца его вход.Прц 1)ср П,А),д 12 фязовыи импульс сигнала с будет Опережя 101 цм, я с 1)язовыЙ импулыс сигнала 11 - отстяющ 1 м друг относительно друга. Опережающий фазовый импульс сигнала со обратной связи устяцавливает триггер 10 в состояние, при котором его выходной сигнал поступает на вход схемы 12 и отсутствует ця входе схемы 13, С выхода схемы 9 этот опережающий импульс посту- паст на ВхОды схсм 14 и 15 и совпадает с сиГ- налом триггера 11 ца входах схемы 14, Схема 14 формирует импульс, который, доступая на входы схем 12 си 13, совпадает с сигналом триггера 10 ца входах схемы 12. Схема 12 формирует импульс знака временного интервала рассотлясован 1 ля между фзоыи импульсами прц 11)ср, Одновременно импульс с выхода схемы 14 по" тупает на выд триггера 11 и устанавливает его в состояние, при котороз СГО Выходной с;1 Гпал поступает на Входы схем 15 и 21 и отсутствует на входе схе,мы 14. Чсрез схему 24 ця,вход пересчетной схемы преобразователя 16 начинают поступать импульсы генератора 26, образуя ца иромежутоп 1 ых выходах 11 ересчетной схемы двоцчпо-кодовую комбинацию сигналов.Через время т = Л - Л 1, пропорццоц яльцое разности ме кду задающим сигналом 111 ц сигналом осратной связи ср, с выхода регистра-счетчика 27 через схему 9 на входы схем 14 и 15 поступает фазовый импульс задающего сигнала ф и ссвпадает с сигналом триггера 11 па входе схемы 15, Схема 15 при этомд01 ормирует импульс, который поступает навходы схем 21, 22, 23, на выходах которых будет сформирован код сигнала рассогласования системы в соответствии с состоянием ячеек пересчетной схемы.Описанный цикл работы элементов системы повторяется с частотой следования импульсов начальной установки, равной частотеОпорного напряжения фазовращателя б.При (ср, М(М работа системы аналогична описанной с той лишь разницей, что импульс знака рассогласования системы будетсформирован не на схеме 12, а на схеме 13.1 Х 2 К ИЗВЕСТНОВ СИСТЕМВХ 2 ЗТДМ 2 ТИ 1 ЕОКОГОрсгулирования диапазон пропорциональнойзависимости сигнала управления от разностизадающего сигнала и сигнала обратной связиограничивается некоторой величиной С,В данной системе такое ограничение обеспечивается включением схемы ИЛИ 17между выходом предпослддней ячейки 19 пересчетной схемы преобразователя 16 и оонуляю 1 цими входами ячеек 19, 20 этой схемы ивведением соединения между нулевым выходом ячейки 18 пересчетной схемы и однимиз входов схемы 24. Причем заданное значение величины С определяется включением соответствующего количества ячеек пересчетнойсхемы.Так, прп (ф - сл) ( С кслпчество ячеек пересчетной схемы должно быть таким, гтобы дтечение интерВ 2 ла Времени т 1 Л 1 . 12 происходило заполнение соответствующего количества ячеек перссчстной схемы, исключая заполнения ее последней ячейки,При,ф - с"С в течение интервала гремени т =,11 в Л произойдет заполнение ипоследней ячейки 18. Импульс с Выходапредпоследней ячейки 19 через схему 17 поступает на обнуляющие входы ячеек 19, 20пересчетной схемы, устанавливает их в нулевое, а ячейку 18 - в единичное состояние.При этом выходной сигнал ячейки 18 поступает на один из входов схемы 24, которыйпрекратит пропускавие импульсов с генератора 26 на вход пересчетной схемы. Такое состояние преобразователя 16 будет сохраняться до момента по"туплепня фазового стоп-импульса бдль 111 ей пз срадн 11 даемых Вслич 11 н навходы схем 21, 22, 23, с прп.;одом которогопроизойдет считывание кода па схеме 21.,Код рассдгласодания поступает в преобразователь код - напряжение, с выхода кото.рого сигнал управления в форме постоянногоили переменного напряжения соответственнополярности фазы, опроделяемой знаком временного интервала рассогласования системы,поступает через усилитель 2 на исполнительный орган 3, приводящий объект 4 регулирования в положение, при котором сигнал фазоврвщателя 6 будет равен задшощему сигналуЦВМ. При этом фазовые импульсы задающего сигнала и сигнала ооратпой связи будутсовпадать во врвмепи, а временной интервалразности т, код рассогласования и напряже 6ние управления исполнительным органом будут равны нулю. Система находится в согласованном состоянии.Предмет изобретения1. Цифровая следящая система, содержащая последовательно соединенные цифровую вычислительную машину и регистр-:счетчик, Выход которого соединен с первым входом сравнивающего устройства, второй вход которого через последовательно соединенные формирователь фазовых импульсов и фазовращатель подключен к выходу ооъекта регулирования, первый и второй выходы сравнивающего устройства подключены к соответствующим входам преобразователя код - напрякение, выход которого через последовательно сдедн 0 пенные усилитель и исполнительный органподключен ко входу объекта регулирования, н последовательно соединенные генератор тактовых импульсов и преобразователь временной интервал - код, отл 11 чсцощаяся тем, 5 что, с целью упрощения системы и повышениясе быстродействия, она содержит триггер, схему И и формирователь импульсов начальной установки, вход которого подключен к обмотке возбуждения фазовращателя, выход 30 формирователя импульсов начальной установки соединен с первым Входом триггера, с другим входом преобразователя временной 1 пТЕРВЯЛ - КОД И С ТРЕТЬИМ ВХОДОМ СРЯВПИВ 2 Ю- щего устройства, третий и четвертый выходы 05 1 Отордго соеднены соответственно с Третьими четвертым входами преобразователя временной интервал в к, выходы которого подключены к соответствующим входам преобразователя код в напряжен, второй вход 10 триггера подключен к выходу регистра-счетчика, другой вход которогд соединен с выходом схемы И, входы которой подключены к выходам соответственно триггера и генератора тактовых импульсов.15 2. Система по л. 1, отличающаястем, чтосравнивающее устройство содержит четыре схемы И, два триггера и схему ИЛИ, пер Вый и второй входы которой соединены соответственно с первыми и вторыми входами пер дога триггера п,сравнивающего устройства,выход схемы ИЛ 1 Л соединен с первыми входами первой п второй схем И, второй вход первой схемы 1 Л,подключен к первому выходу второго триггера, второй выход которогд 55 соединен со вторым входом второй схемы Ии с третьим выходом сравнивающего устройства, с четвертым выходом которого соединен выход второй схемы И, выход первой схемы И подключен к первым входам третьей 00 и чегвертой схем И и второго триггера, второй вход которого соединен с третьим Входом сравнивающего устройства, первый и второй выходы первого триггера соедичены со вторыми входами соответственно третьей и четвер той схем И, выходы которых подключеныКорректор Т. Хворова Редактор Л. Цветкова Заказ 1285 ,Изд, ЛЪ 1063 Тираж 768 Подписное 1.1 НИИПИ Государственного комитета Совета Министров СССР по деваги изобретений и открытий Москва, Ж, Раушская наб., д. 4/5Загорская типография 7соответственно к первому и второму выходам сравнивающего устройства.3, Устройство по п. 1 и 2, отличающееся тем, что преобразователь временной интервал - код содержит схему ИЛИ, последовательно соединенные ячейки пересчетной схемы и схемы И, три входа первой из которых соединены соответственно с первым и третьим входами преооразователя временной интервал - код и с первым выходом последней ячейки пересчетной схемы, другой вход которой подключен к первому входу схемы ИЛИ и к другому входу преобразователя временной интервал - корд, выход первой 8схемы И соединен с первым входом первой ячейки пересчетной схемы, выход схемы ИЛИ подключен к другим входам всех, кроме последней, ячеек пересчетной схемы, дру гой вход схемы ИЛИ соединен с выходомпредпоследней ячейки пересчетной схемы, второй выход, последней ячейки лересчетной схегмы и выходы остальных ячеек пересчетной схемы соединены с первыми входами соответ ствующих схем И, вторые входы которыхподключены к четвертому входу преобразователя свременной интервал в к, а выходы - к его соответствующим выходаи.