Вычислительное устройство

Зависимое от авт. свидетельстваМ, Кл. б 061 15/00 аявлено 19.1.1971 ( 1619567/18-24) присоединением заявкисударственный комитет света Министров СССР по делам изобретенийн открытий риоритетпубликовано 11.Ч 11,1973, Бюллетень30 2.042(088.8 ания описания 16.1.1974. ата опублиизобретен О, М, Шатохин Институт электронных управляющих м аявитель ВЪЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО Изобретение относится к вычислительной технике, Оно может быть использовано в универсальных и специализированных вычислительных машинах.Известны вычислительные машины, в которых имеется блок постоянной или полупостоянной памяти, используемый для задания микр оком анд, регистр микрокоманды, регистр адреса памяти микрокоманд, схема формирования адреса очередной микрокоман ды, арифметический блок, рабочие регистры, имеющие контрольный разряд четности на каждый байт, управляющие триггеры, устанавливаемые сигналами микрокоманды, регистр ошибок. 15В известном устройстве на каждую группу разрядов рабочих регистров имеется специальный контрольный разряд, который хранит информацию о четности данной группы разрядов. В указанном устройстве группа со стоит из восьми разрядов и называется байтом.Арифметический блок известного устройства контролирует по четности каждый байт поступающей на его входы информации и формирует правильный разряд четности для каждого байта результата. Каждый байт результата вместе с разрядом четности может быть записан в тот или инойрабочий регистр.Те управляющие триггеры, которые уста навливаются сигналами микрокоманды, объединены в группы, например, по 8 разрядов каждая. Каждая такая группа управляющих триггеров может быть подключена ко входу арифметического блока и содержимое выхода байта арифметического блока может быть записано в данную группу управляющих триггеров.В известном устройстве имеется возможность устанавливать индивидуально отдельные разряды группы управляющих триггеров определенной комбинацией разрядов одного из полей микрокоманды. Поэтому группы управляющих триггеров не имеют специального разряда четности и при приеме их содержимого на вход арифметического блока схема контроля на четность входной информации арифметического блока выключается.Таким образом, в известном устройстве контроль работы управляющих триггеров, устанавливаемых сигналом микрокоманды, аппаратно не осуществляется.Возможно выборочное изменение состояния любого триггера из заданной группы (байта). Это позволяет отказаться от специальных схем установа-сброса для управляющих триггеров, устанавливаемых сигналами микрокоманды. Однако состояние таких управляющих триггеров не контролируется аппаратно.Недостаток известного устройства заключается в том, что в нем отсутствует контроль состояния управляющих трип.еров.Целью изобретения является увелнчсннедостоверности вычислений и улучшение локализации ошибок в ЦВМ.Предлагаемое вычислительное устройствосодержит триггер контроля по четности каждой группы управляющих триггеров, триггеры койтроля четности разрядов второй схе мы выбора и контрольное устройство, причем выходы триггеров контроля по четности групп управляющих триггеров и выходы триггеров контроля по четности рабочих регистров соединены со входами триггеров контроля по 1 четности второй схемы выбора, выходы которых соединены со схемой проверки на четность; входы контрольного устройства соединены с выходами триггеров контроля по четности второй схемы выбора, с выходами 20 групп разрядов второй схемы выбора, с выходами шестой группы разрядов регистра микрокоманды, с выходами первой схемы выбора, с выходами схемы формирования четности, соединенными со входом триггера 2 ,контроля по четности каждой группы управляющих триггеров и со входами триггеров контроля по четности рабочих регистров; выход контрольного устройства связан с одним из входов регистра ошибок, 30Структурная схема предлагаемого вычислительного устройства приведена на чертеже.Она содержит блок 1 памяти микрокоманд,регистр микрокоманды 2, состоящий из нескольких групп разрядов, рабочие регистры 3 поразрядные логические элементы И 4,1гвторую схему выбора 5, первую схему выоора б, поразрядные логические элементы ИЛИ 7, арифметический блок 8, регистр 9 . 4 О адреса микрокоманды, схему 10 формирования адреса млкрокоманды, регистр ошибок 11, триггер 12 контроля по четности каждого байта рабочих регистров, триггер 13 контроля по четности каждого байта второй схемы 45 выбора, схему 14 формирования четности, контрольное устройство 15; 16 - группа разрядов регис 1 ра микрокоманды 2, управляющая приемом информации на первую схему выбора; 17 - группа разрядов регистра микрокоманды, управляющая приемом информации в рабочиерегистры и управляющиетриггеры; 18 - группа разрядов регистра мик- Р окоманды, задающая способ формирования . адреса следующей микрокоманды; 19 - 5 группа разрядов регистра микрокоманды, подаваемая на поразрядные элементы И 4 и ; на контрольное устройство 15; 20 - группа разрядов регистра микрокоманды, подаваемая на первую схему выбора б; 21 - схема проверки на четность; 22 - триггер контроля по четности каждой группы (меньшей нлиавной байту) управляющих триггеров; 23 - группы управляющих триггеров, устанав.ваемых сигналами микрокоманды; 24 - группа разрядов регистра микрокоманды, управляющая приемом на первую схему выбора.Выходы байтов разрядов рабочих регистров 3 и выходы групп управляющих триггеров 23 соединены со входами второй схемы выбора 5, а выходы триггеров 12 контроля по четности байтов рабочих регистров и выходы триггеров 22 контроля по четности групп управляющих триггеров соединены со входами триггеров 13 контроля по четности второй схемы выбора 5. Входы поразрядных элементов И 4 соединены с выходами второй схемы выбора 5 и выходами группы разрядов 19 регистра микрокоманды 2. Входы первой схемы выбора 6 соединены с выходами арифметического блока 8 и выходами группы разрядов 20 регистра микрокоманды.Входы поразрядной схемы ИЛИ 7 соединены с выходами первой схемы выбора 6 и с выходами элементов И 4. Входы рабочих регистров 3 и групп управляющих триггеров 23 соединены с выходами поразрядных логических элементов ИЛИ 7. Входы регистра микрокоманды 2 соединены с выходами блока 1 памяти микрокоманд.Входы блока 1 памяти микрокоманд соединены с выходами регистра адреса 9, входы которого соединены с выходами схемы 10 формирования адреса, входы которой подключены к выходам арифметического блока и к выходам группы разрядов 18 регистра микрокоманды 2. Выходы группы разрядов 16 регистра мпкрокоманды подключены к управляющим входам второй схемы выбора; выходы группы разрядов 17 подключены к управляющим входам рабочих регистров 3, управляющих триггеров 23, триггеров 12 контрсля по четности рабочих регистров 3 и триггеров 22 контроля по четности управляющих триггеров 23. Выходы группы разрядов 24 регистра микрокоманды 2 подключены к управляющим входам первой схемы выбора б.Входы контрольного устройства 15 связаны с выходами группы разрядов 19 регистра микрокоманды, с выходами второй и первой схемы выбора, с выходами триггеров 13 контроля по четности, с выходами схемы 14 формирования четности.Входы схемы 21 проверки на четность соединены с выходами второй схемы выбора 5 и выходами триггеров 13 контроля по четности, Входы схемы 14 формирования четности соединены с выходами элементов ИЛИ 7, вход одного пз разрядов регистра ошибок 11 подсоединен к выходу контрольного устройства 15.Предлагаемое устройство работает при изменении содержимого или одного или не. скольких управляющих триггеров следую щим образом.Изменение содержимого одного или нескольких таких триггеров осуществляется за время выполнения одной микрокоманды. Адрес такой мпкрокоманды задается схемойо10 формирования адреса и подается на регистр 9 адреса микрокоманды, В микро.команде, выбраннон по данному адресу, содержатся указания, какие группы управляющих триггеров 23 или какие байты рабочих регистров 3 подключать ко второй схеме выбора 5, причем вместе с содержимым управляющих триггеров или содержимым байта рабочих регистров на вход триггеров И контроля по четности второй схемы выбора подаются соответствующие триггеры 12 контроля по четности рабочих регистров 3 или триггеры 22 контроля по четности управляющих триггеров 23. Правильность приема информации на вторую схему выбора проверяется контрольной схемой 21. Состояние схемы 21 фиксируется в регистре ошибок 11.Принятая на вторую схему выбора 5 информация попадает на элементы И, на другие входы которых подается содержимое группы разрядов регистра микрокоманды 2, Назначение элементов И - обнулить те разряды группы управляющих регистров, которые должны быть изменены. В элементы ИЛИ 7 на место обнуленных разрядов записывается новое содержимое либо из группы разрядов 20 регистров микро- команды 2, либо с выхода арифметического блока 8, либо комбинированным способом из обоих источников сразу в зависимости от значения группы разрядов 2 регистра микро- команды, которая управляет работой первой схемы выбора б. На выходе элементов ИЛИ 7 посредством схемы 1 формируется четность результата, которая записывается в контрольные разряды рабочих регистров или триггера 22 контроля по четности групп управляющих триггеров в зависимости от содержимого группы разрядов 17 регистра микрокоманды 2.Информация, принятая на вторую схему выбора 5, вместе с содержимым триггеров 1 З контроля по четности, подается на контрольное устройство 15, куда также подается информация о четности результатов на выходе элементов ИЛИ 7, содержимое первой схемы выбора б и содержимое группы разрядов 19 регистра микрокоманды. На основании вышеуказанной информации контрольное устройство 15 контролирует правильность работы, заключающейся в изменении содержимого одного или нескольких разрядов группы управляющих триггеров или одного или нескольких разрядов рабочих регистров. Результат проверки фиксируется в регистре ошибок 11. 5 10 15 20 25 30 35 40 45 50 55 Предмет изобретения Вычислительное устройство, содержащее блок памяти микрокоманд с регистром мнкрокоманды, подключенный к выходу регистра адреса памяти микрокоманд, соединенного с выходом схемы формирования адреса текущей микрокоманды, одни аз входов которой соединен с выходом первой группы разрядов регистра микрокоманды, а другой вход соединен с выходом арифметического блока, выход которого соединен с одним из входов первой схемы выбора, соединенной вторым входом с выходом второй группы разрядов регистра микрокоманды, третьим входом с выходом третьей группы разрядов регистра микрокоманды, а выходом с одним из входов поразрядных логических элементов ИЛИ, другие входы которых соединены с выходами поразрядных логических элементов И, а выходы подключены ко входу схемы формирования четности и ко входам рабочих регистров и групп управляющих триггеров, выходы которых подключены ко входам арифметического блока и второй схемы выбора, соединенной входом с четвертой группой управляющих разрядов регистра микро- команды, а выходом со входом схемы проверки на четность, соединенной выходом с регистром ошибок и со входами поразрядных логических элементов И, подключенных другим своим входом к пятой группе разрядов регистра микрокоманды, отличающееся тем, что, с целью повышения достоверности вычислений и локализации ошибок, оно содержит триггер контроля по четности каждой группы управляющих триггеров, триггеры контроля четности разрядов второй схемы выбора и контрольное устройство, причем выходы триггеров контроля по четности групп управляющих триггеров и выходы триггеров контроля по четности рабочих регистров соединены со входами триггеров контроля по четности второй схемы выбора, выходы которых соединены со схемой проверки на четпость; входы контрольного устройства соединены с выходами триггеров контроля по четности второй схемы выбора, с выходами групп разрядов второй схемы выбора, с выходами шестой группы разрядов регистра микрокоманды, с выходами первой схемы выбора, с выходами схемы формирования четности, соединенными со входом триггера контроля по четности каждой группы управляющих триггеров и со входами триггеров контроля по четности рабочих регистров, выход контрольного устройства связан с одним из входов регистра ошибок, 39 О 527ставитель В. Новизенцев Техред Т, Курилко Тираж 647тета Совета Микисий и открытийская наб., д. 4/5 о писн в ССС Типография, пр. Сапунова Изд, Л"в 1738сударственного коми по делам изобретенМосква, К.35, Рауш Корректор Л, Орл