341039

Союз Советских Социалистических РеспубликКомитет по делам изобретений и открытий при Совете Министров СССРАвтор изобретени к В. ф. Халчев Институт автоматики и телемеханики (технической кибернетики)явителт ТРОЙСТВО ДЛЯ ПОСТРОЕНИЯ ТЕСТА ПРОВЕР КОМБИНАЦИОННЫХ СХЕМ10 На фиг. 1 предстаства; на фиг. 2 - фуки модели проверяемСхемы включаютструктуры; блок 2 (ров схемы); управлопределитель 4 налти до выходов схем(модель функционаллитель 7 проверяюных неисправностей влена блок-схема устройнкциональная схема ячейой структуры.модель 1 проверяемойгенератор входных набояемый распределитель 3, ичия чувствительного пуы; блок 5 печати; блок 6ьного элемента); опредещих наборов неароверенэлемента; блок 8 памяти Поедлагаемое устройство относится к вычислительной технике,Известны устройства для построения теста проверки комбинационных схем, содержащие модель проверяемой структуры, каждая ячейка которой выключает в себя модель функционального элемента, генератор входных набо- роВ схемы и олок печати.Предлагаемое устройство отличается от известных тем, что оно содержит управляемый распределитель и схему индикации наличия чувствительного,пути до выходов схемы, а каждая ячейка модели проверяемой структуры имеет схему определения проверяющих наборов непроверенных неисправностей элементов, блок памяти проверенных неисправностей элемента и схему имитации неисправностей элемента. При этом схема определения 1 проверяющих наборов непроверенных нвиоправностей связана по входам с входами ячейки,модели проверяемой структуры и выходами блока памяти проверенных неисправностей элемента и с входом управляемого распределитечя. Общий вход модели проверяемой структуры и блока памяти связан с выходом схемы определения чувствительногопути, а другой - с выходом управляемого распределителя, выходы всех блоков памяти проверенных неисправностей элемента соединены вместе и с выходом модели, проверяемой структуры. Входы схемы имитации неисправности элемента связаны с выходом модели функционального элемента и с выходом управляемого распределителя, входы модели проверяемой структуры - с выходами генератора входных наборов схемы, а выходы - со схемой определения чувствительного пути, Вход генератора входных наборов схемы связан с общим выходом модели,проверяемой структуры, а его выход - с входом управляемого распределителя, выход которого соединен с входом генератора входных наборов схемы и с входом блока печати, который также подключен к входам и выходам модели и к выходу схемы определения чувствительного пути.Это позволяет полностью автоматизировать процесс составления теста для комбинационной схемы.3проверенных неисправностей элемента; схему 9 имитации неисправности элемента.Из ячеек в соответствии со структурой проверяемой схемы набирается ее модель 1. Блок б ячейки реализует логическую функцию моделируемого элемента, Для всех различимых между собой и еще непроверенных неисправностей элемента в олределителе 7 ячейки проверяется выполнимость условия проявления неисправности на выходе элемента. Сигнал на выходе а, появляется при выполнении хотя,бы одного из них. Блок 8 ячейки содержит р элементов памяти (по числу различимых,между собой неисправностей элемента), которые срабатывают по сигналу С при выполнимости условия обнаружения неисправности по выходам схемы. Сигнал на выходе 1) появляется, когда все элементы;памяти ены. Схема 9 ячейки нб 1 м Яцща уп вляющий сигнал 6; отсутствует ощрууляет тождественное преобразование, а йри наличии сигнала аЬ - функцию отрицания. Блок 2 обеспечивает задание в определенной последовательности (с помощью, генератора и двоичного счетчика импульсов) значений входным переменным схемы до появления сигнала на входе Й или до заполнения счетчика, а также является генера,тором тактовых импульсов для распределителя 8.Управляемый распределитель 3 импульсов состоит из ячеек (общее число ячеек равно числу элементов проверяемой структуры Ж), на входах а; которых имеется сигнал, включающий -ю ячейку в работу распределителя. В определителе 4 осуществляется, проверка наличия ч.вствительного пути,от выхода провег ряемого элемента до выходов схемы. Блок а обеспечивает заспись тестовых наборонив и соответствующих значений выходов исправной схемы.Устройство работает следующим образом, Блок 2 обеспечивает в определенной, последовательности подачу,на входы. модели (хь, х) наборов огде й = 1, 2 2", На каждом из таких наборов с помощью определителя 7 каждой ячейки молодели выделяются те элементы проверяемой структуры, для которых выполняется хотя бы одно условие проявления неисправности на выходе элемента для еще непроверенных неисправностей. Эти элементы с помощью управляемого распределителя 8 становятся в очередь ца предмет осуществления поэлементной проверочки налиния чувствительного пути от выхода элемента до выходов схемы. Число элементов в очереди может. быть от 0 до У,Проверка наличия чувствительного пути для элемента т), осуществляется путем подачи сигнала из распределителя 3 в схему имитации неисправности этого элемента (вход Ь; ячейки-модели). Определитель 4, .присоединенный к выходам, модели, фиксирует факт изменения хотя бы одной выходной переменной при имитации неисправности элемента т); и обеспечивает в этом случае включение по входу С эле 5 10 15 20 25 30 35 40 45 50 55 60 65 4ментов памяти тех неисправностей в блоке 8, проверяющие наборы которых сложились на входах элемента т);. Таким образом неисправности считаются проверенными. В этом же случае определитель 4 дает сигнал на запись в блоке 5 данного входного набора как тестового набора, а распределитель 8 в конце своего цикла - сигнал па запись реакции исправной схемы на тестовой набор.Если условие наличия чувствительного пути для элемента ц);, стоящего в очереди, не выполняется, то сигнал С отсутствует и соответствующие элементы пагмяти в блоке 8 не включатся, В любом случае распределитель 8 в конце своего цикла обеопечивает сигнал в,блок 2 для подачи очередного входного набора. Построение проверяющего теста заканчивается, когда все элементы памяти в блоке 8 каидой ячейки модели оказываются включенными (т. е, появляется сигнал на выходе В модели), или же когда исчерпаны все 2" возможных входных наборов схемы, Итак, рассмотренная выше процедура, реализованная в устройстве, всегда заканчивается построением совокупности,входных наборов схемыдостаточной для проверки работоспособности схемы (когда установлены все те неисправности, которые возможно обнаружить путем подачи воздействий на внешние входы схемы и проверки реакций на них на внешних выходах, т, е. зсе существенные неисправности),Необходимость полного перебора значений входных переменных в общем случае существенно ограничивает размерность проверяемых схем, для которых эффективно применение предлагаемого устройства. Так при тактовой частоте устройства равной 1 лга, число входов проверяемых схем не должно быть более 30, Для самого неблагоприятного случая конфигурации схемы с 27 входами, содержащей 100 элементов, построение ее проверяющего теста требует менее одного рабочего дня, учитывая время на набор и проверку модели схемы.Время построения теста, а также сложность всего устройства могут быть существенно уменьшены в некоторых частных случаях конфигураций схем, базиса элементов и списка неисправностей.Для проверки работоспособности схем без разветвлений, построенных на элементах И, ИЛИ, ИЛИ-НЕ, И-НЕ, при наличии единичных неисправностей типа константы 0 или 1 на входах и выходах элементов достаточно построить тест относительно неисправностей тех входов элементов, которые являются входньгми полюсами схемы. Согласно этому условию, нужно следующим образом набирать модель проверяемой структуры. Все ячейки модели проверяемой структуры, за исключением тех, хотя бы один вход которых является входным полюсом схемы, представляют собой только, модели функциональных элементов. Для первых же из этих элементов составляются условия проявления неисппа вности на выходе элемента относительно неисправностей только тех входов, которые служат входными полюсами схемы.Для получения проверяющего теста цеизбыточной комбгнационной схемы произвольной 5конфигурации (без контуров обратной связи),построенной из элементов И, ИЛИ,И-НЕ, ИЛИ-НЕ, прои наличии в схеме единичных неисправцостей вирда константа О или1 на входах и выходах элементов достаточно 10получить тест относительно неисправностей:входов элементов, являющихся входными полюсами схемы; входов элементов, соединенныхс узлами разьспвления схемы,1-1 а осцованци этого условия осущесгвляется набор модечи проверяемой структуры, т. е,все ячейки модели, за исключением тех, хотябы один вход которых подсоединен к входномуполюсу или узлу разветвления, представляютсобой только модели функциональных элемептов. Для всех остальных элементов список неиоправностей каждого из них ограничен неисправностями только тех входов, которые подсоединены к входным полюсам или узлам разветвления схемы. 25Предмет изобретенияУстройство для построения теста проверки 30 комбинационных схем, содержащее модель проверяемой структуры, каждая ячейка которой содержит модель функционального элемента, генератор входцых наборов схемы и блок печати, отличаюцееся тем, что, с,целью 35 автоматизациями процесса построения проверяющего теста комбинационных схем, оно содержит управляемый распределитель и схему индикации наличия чувствительного пути до выходов схемы, а каждая ячейка модели проверяемой структуры содержит схему определеция проверяющих наборов непроверенных неисправцостей элементов, блок памяти проваренных неисправностей элемента и схему имитации неисправностей элемента, причем схема определения проверяющих наборов непроверец. ных неисправностей связана по входам с входами ячейки, модели проверяемой структуры и выходами блошка памяти проверенных неисправностей элемента ы с входом управляемого распределителя; общий вход модели проверяемой структуры и блока памяти связан с выходом схемы определения чувствительного пути, а другой - с.,выходом управляемого распределителя; выходы всех блоков памяти проверенных неисправностей элемента соединены вместе и с выходом модели проверяемой структуры; входы схемы имитации неисправности элемента связаны с выходом модели фуниционального элемента и с выходом управляемого распределителя; входы мойделе проверяемой структуры связаны с выходами генератора входных наборов схемы, а выходы - со схемой определения чувствительного цути, вход генератора входных наборов схем связан с общинам выходом модели проверяемой структуры, а его выход - с входом управляемого распределителя, выход которого соединен с входом тенератора входных наборов схемы и с .входом блока печати, который также подключен к входам и выходам модели и к выходу схемы определения чувствительного пути.341039 Фиг.2 Составитель В, Богатырев Техред Т. Ускова Редактор И. Грузова Корректор А. Васильева Типография, пр. Сапунова, 2 Заказ 1927/14 Изд.797 Тираж 448 Подписное ЦНИИПИ Комитета по дслам изобретений и открытий при Совете Министров СССР Москва, Ж-З 5, Раушская наб., д. 4/5