Элемент однородной вычислительной структуры

(28) Приоритет до делам изобретений и открытий(54) ЭЛЕМЕНТ ОДНОРОДНОЙ ВЫЧИСЛИТЕЛЬНОЙ СТРУКТУРЫ Изобретение относится к автоматике и вычислительной, технике, в частности для построония цифровых устройств на основе универсальных однородных структур (вьтчислительных сред),Известен элемент однородной вычислительной структуры, содержащий функциональныйи управляющий блоки на параметроне. Максимальная тактовая частота его работы можетбыть доведена до 500 мгц, если он выполнен.1 ана емкостных параметронах, и до 1000 мгц,если он содержит резисторные параметроны Я 11.Однако в ряде случаев частота работы элементов на параметронах оказывается недостаточной.Известен элемент однородной вычислительной структуры, содержащий минитроны, вхоцные ключи, полосковую линию с двумя боковыми связями 12).Недостатки устройства - низкое быстродействие и ограниченность функциональных возможностей.Цель изобретения - повышение быстродействия и расширение функциональных возмож..ностей элемента однородной вычислительнойструктуры,Поставленная цель достигается тем, что вэлементе однородной вычислительной структуры, состоящем из четырех идентичных каскадов, каждый иэ которых содержит минитронс электронными гистерезисом, катод которогосоединен с объединенными входами ключей,выходы которых соединены с соответствующими шинами напряжения смещения на отражателе и модулирующего напряжения тактовойчастоты, полосковую линию с двумя боковымисвязями, которые соединены со выходными сит.нальными шинами, резонатор минитроиа черезвновь введенный магнитный циркулятор соединен с выходом полосковой линии и совходами дополнительных ключей, выходы которых через линии задержки соединены с выходными шинами.На фиг. 1 приведена функциональная схе-.ма однородной вычислительной структуры,на фиг, 2 - зависимость СВЧ мощности(РСВЧ) минитрона от напряжения смещения иаотражателе - Еотр и положение рабочих точек3 733107 гпряжения смещения на отражателях - Еотр . ЕО а также зависимость запускающего" сигнала Уз и от положения рабочей точкивнутри бистабильной области электронногогистерезиса Еотр - Еотр -Предложенное устройство одержит минитрочы 1 - 4 катод каждого из; торых подсоединен к объединенным между собой входам ключей 5 - 7, предназначенным для коммутации рабсчего напряжения смещения на отражателе Еотр и коммутации напряжения тактовой частоты Омод (фиг, 2), соединенным своими выходами с шинами напряжения смещенияна отражателе и модулирующего напряжения тактовой частоты 8 - 10. Резонаторы минитронов 1 - 4 через магнитные циркуляторы 11 и полосковые ликии 12 с двумя боковыми связями 13 соединены со входами сигнальными шинами 14 и через магнитные циркуляторы 11 подсоединены к объединенным между собой входам ключей 15 - 16, предназначенных для переключения на линии задержки с заданным гоеменем задержки, соединенных своими вы.. -233 24 оз 25 оз 26 оз чкциональная схема однородной вы-ксаительной структуры работает слеп;:юп:г ОГ-.азом,яВ исходном состоянии ключи 5 - 7 разомкнуты, и напряжение смещения Еото и напряжение тактовой частоты Омод на минитрон непоступают, радиоимпульсные сигналы на сигнальные шины 14 также не поступают, минитроны 1-4 не возбуждены,В этом состоянии элемент однородной вычислительной. структуры выполняет функцию разрыва цепи передачи сигналов в однородной вычислительной структуре.В рабочем состоянии на элемент однородной вычислительной структуры подаются рабочеенапряжение смещения Еотр Еотр Еотр 7 на отражатели через шины- 10 и радиоимпульсное напряжение сигнала через сигнальные цпны 14 и тд, При этом минитроны 1 - 4 возбуждаются и каждый из них выполняет функцию соединения в цепи передачи сигналов в однородной вычислительной структуре, когда на сигнальные шины 14 поступают сигналы, а выходные сигналы снимаются соответственно с сигнальных выходов 18.Элемент однородной вычислительной структуры может использоваться в качестве четырех линий задержки, выполненных соответственно иа минитронах 1 - 4, минимальное время задержки которых 2 С 0.г при условии 10 20 5 30 35 40 45 Язот зот (1 чст вРемя установления колебаний в минитроне,хогг - время затухания колебаний в минитроне), В этом случае ситналы поступают на сигнальные входы 191, 20 21 22, и снимаются соответственно с сигнальных выходов 23 о, 24 о, 25 о, 26 о, Для увеличения времени задержки на выходе , минитронов 1 - 4 с помощью ключей 15, 16 подключаются дополнительные линии задержки 17, Если необходимо получить время задержки, превышающее суммарное, состоящее из 2 Ч:ст и времени задержки подключенной линии, можно соединить последовательно два, три или четыре минитрона. При этом сигнальный выход 23 э соединяется с сигнальным входом 20 сигнальный выход 24, - с сигнальным входом 21 сигнальный выход 25 з с снгнальным входом 22 . Выходом такой линии задержки является сигнальный выход 26,.Элемент однородной вычислительной структуры может также выполнять функцию четырех универсальных логических элементов, построенных соответственно на минитронах 1 - 4. Для перестройки логической функции коммутируют напряжения ЕотрОТРч с помощью ключей 5 - 7.Выполняя различные логические операции, рассматриваемый элемент может также служит четырьмя триггерами и четырьмя ячейками памяти (на минитронах 1 - 4).Наличие в элементе четырех одинаковых ячеек дает возможность использовать его в качестве комбинационного сумматора, При этом два слагаемых числа поступают: одно на сигнальные входы 19, и 20; другое на сигнальные входь 19 з и 20 1 а сигнальном выходе 23 о получается сумма этих чисел, на сигнальном выходе 24 о - единипв переноса в старший разряд. Рабочие напряжения смещения на отражателях минитронов 1 и 2 (фиг. 2) подобраны так, чтобы первый прибор возбуждался при наличии одного входного сигнала, соответствующего логической "1", а второй - только при наличии двух входных сигналов, соответствующих логическим "1" (логическая "1" означает входной сигнал, отличный от нуля). Таким образом, одноразрядные числа складываются с помощью двух ячеек элемента однородной вычислительной структуры.Сложение двух многоразрядных чисел с последовательным поступлЕнием разрядов, начиная с низших, на сигнальные входы 19, и 20, - разрядов одного числа, 19 з и 20 - разрядов другого числа, выполняется путем подключения к сигнальному выходу 23 е сигнального входа 21, и к сигнальному выходу 24, через линию задержки со временем за5 733107 Держки 2 Гст ( .,1 ст - время установле-ния колебательного процесса в минитроне)входа 21 э, При этом рабочие напряжения смещейия на отражателях Еотр 5 минитронов 1и 3 подобраны так, что эти приборы возбуж.даются при наличии одного отличного от ну.ля сигнала на входе, а рабочее напряжениесмещениЯ на отРажателе - Еотрб минитРо.на 2 (фиг, 2) выбрано таким образом, чтобы этот минитрон возбуждался только приналичии двух входных сигналов, отличных отнуля. Тогда на сигнальном выходе 25 о последовательно появляются разряды суммы этихчисел, начиная с низших разрядов. Следовательно, многоразрядные числа с последовательным поступлением разрядов слагаемых чиселскладывается с помощью трех ячеек элементаоднородной вычислительной структуры. 1 О 15 20 25 30 Сложение двух многоразрядных чисел спараллельным поступлением разрядов этих чисел на входы сумматора выполняется устрой. ством, в каждый разряд которого включенрассматриваемый элемент однородной вычислительной структуры, При этом коды разрядовдвух слагаемых чисел поступают на сигнальные входы 19, -и 20, - код 11 -ного разряда одного числа, на сигнальные входы 19 зи 20, - код 11-ного разряда другого числа, сигнальные выходы 19 о элемента 1 т-ного разряда и 24 о элемента 11 - 1-горазряда подключены с помощью ключеи 15через линии задержки со временем задержкиР 51 (11 - 2) к сигнальным входам 21,и 21 э и к сигнальным входам 221 и 22 тэлемента 11 -ного разряда, а сигнальные выходы 26 з н 24 З элемента тт -ного разрядаподключены к сигнальному входу 21 э элемента 11 - 1-вого разряда, Начиная со второго разряда, выход 24 э подключен ко входу21 з следующего разряда с помощью ключей15, 16 через линию задержки со временемзадержки Г ( тт - 2), указанную структуру соединений имеют схемы каждого разрядаза исключением схемы низшего разряда,составленной как одноразрядный сумматориэ двух ячеек элемента однородной вычислительной структуры, описанной выше,Рабочие напряжения смещения на отражагелях - Еотр минитронов 1, 3 (фиг, 2)выбрано таким образом, чтобы эти минитроны возбуждались при наличии одного, отличного от нуля, сигнала на входе, а рабочиенапряжения смещения на отражателях - Еотр6минитронов 2 и 4 подобраны так, что этиминитроны возбуждаются только при наличиядвух входных сигналов, отличных от нуля,Коды разрядов суммы двух многоразрядных чисел с параллельным поступлением кодов разрядов на входы сумматора появляются на выходе 25 о элементов, эа исключениемкода ниэщего разряда, появляющегося навыходе 23 о, Каждый следующий код разряда появляется на выходных клеммах через время ИСот по отношению к появлению кодапредыдущего младшего разряда, код последнего элемента однородной вычислительнойструктуры - через время ттХут после начала сложения, На выход сумматора выносится также код переноса последнего старшего разФ.ряда слагаемых с ситнального выхода 26 о и через линию задержки с соответствующим временем задержки Сот ( П - 2) - с сигнального выхода 24 о. Таким образом, сложения двух 1 ч-разрядных чисел с параллельным поступлением кодов разрядов на входы сумматора выполняется устройством, состоящим из т 1 рассматриваемых элементов однородной вычислительной структуры.Рассматриваемый элемент однородной вычислительной структуры может быть исполь-зован как регистр, состоящий иэ тритгеров на минитронах 1-А, в который записывается четырехразрядное число. При этом коды разрядов числа для записи подаются на сигнальные входы 19 20 21 22 а снимаются с сигнальных выходов 23 о, 24 о, 25 о, 26 о. Рабочее напряжение смещения на отражателе - Еотр выбирается так, чтобы минитроны 1 - 4 возбуждались через боковую связь полосковой пинии одним сигналом (фиг, 2). Элемент однородной вычислительной структуры может также использоваться как схема сдвига для сдвигающего регистра. В этом случае триггеры на минитронах 1-4 являются вспомогательными (использующимися для сдвига кодов разрядов записанного числа), подключающимися к основным триггерам, хранящим информацию, При этом выход первого основного триггера подключается к сигнальному входу 19, минитрона 1, выход ко.торого 23 о соединяется со входом второго основного триггера; выход второго основного триггера подключается ко входу 201 мииитрона 2, выход которого 24 о соединяется со входом второго основного триттера, и т.д. Считывание информации происходит через петли связи резонаторов основных триггеров (на фиг. 1 не показаны).Из элемента однородной вычислительной структуры также может быть построен сдвигающий регистр для хранения и сдвига разрядов двухразрядного числа. если выход 23 о соединить со входом 20 выход 24 о - со входом 21 и выход 25 о - со входом 22,. В этом случае основными трщтерами. предна. тначенными для хранения информации, являют 35 40 45 50 55733107 51015 ся триггеры на минитронах 1 и 3, а вспомогательными, предназначенными для сдвига кодов разрядов числа, - 2 и 4, При записиинформации коды разрядов чисел поступаютна входы 19, и 21 считывание выполняетсяс выходов 23 о и 25 о, Рабочее напряжениесмещения на отражателях и модулирующеенапряжение тактовой частоты выбирают с помощью ключей 5 - 7 так, чтобы рабочая точка(напряжение смещения на отражателе) попеременно для основных и вспомогательных триггеров выходила за зону генерации (фиг, 2),Дпя построения регистра, предназначенногодля хранения и сдвига т 1разрядов числа,необходимо использовать - элементов одног 12родной вычислительной структуры,Рассматриваемый элемент однородной вычислительной структуры используется такжев качестве четырех ячеек памяти накопителяоперативного запоминающего устройства. Вэтом случае входы 19, и 20, подключаютсяк первой горизонтальной шине, входы 21,и 221 - ко второй горизонтальной шине,входы 192 и 21 - к первой вертикальнойшине, входы 20 и 22 - ко второй вертикальной шине, выходы 23 о, 24 о 25 о, 26 ок шине считывания. Таким образом, из элементов однородной вычислительной структурыможет быть собран накопитель оперативногозапоминающего устройства с заданным объемом памяти,. Иэ элементов однородной вычислительнойструктуры можно собрать также дешифратор,При этом из двух элементов однородной вычислительной структуры составляют дешифратор двухразрядного двоичного числа. Код нйзшего разряда поступает на входы 19 з минитрона 1(обозначения со штрихами относятся ко второму элементу однородной вычислительнойструктуры), на минитрон 4 и через линиюзадержки, в качестве которой используетсяминитрон 3 - на 20 з. Код высшего разрядаФ 1поступает на входы 19, минитрона 1, навход 22 минитрона 4 и через линию задержки, в качестве которой используется мннитрон 4, - на вход 21 минитрона 3, На второй вход 21 э и на вход 20, сигнал поступает с выхода 2 бо который соединен такжесо входом 19, с которым соединен такжевыход 23 о. Вход 19 р через линию задержки,качестве которой используется минитрон, соединен с клеммой управляющего радиоимпульсного напряжения тактовой частоты,которое пройдет на вход 23 о при отсутствиисигналов, соответствующих логической "1",в низшем и высшем разрядах, т.е. при кодах разрядов 00.Напряжения смещения на отражателях -Еотр минитронов 1, 2, 3, 1, 2, 34 устанав 20 25 30 35 40 45 50 55 8ливается с помощью ключей 5 - 7 таким по величине, чтобы эти приборы возбуждались при наличии на входе; , одного сигнала, соответствующего логической "1", а напряжение смещения на отражателе - Еотр мирб нитрона 4 с помощью этих же ключей устанавливается .таким, чтобы минитрон 4 возбуждался только при наличии двух входных сигналов, отличных от нуля (фиг. 2). На выходе дешифратора цифры числа появляются на одноименных шинах, подключенных к клеммам выхода 23 о, 24 о, 25 о, 26 о, Следовательно, из рассматриваемых элементов однородной вычислительной структуры (ОВС) можно также собирать дешифраторы сигналов. Таким образом, рассматриваемый элементоднородной вычислительной структуры является универсальным и может быть использован при сборке различных блоков быстродействующей радиоимпульсной цифровой вычислительной машины. Объем настроечной информации для элемента не зависит от количества направлений передачи сигналов в структуре, а настройка функциональной части элемента на выполнение заданной функции происходит коммутацией рабочих напряженийсмещения на отражателях приборов и линийзадержек в выходных цепях этих приборов безизменения его внутренней структуры.В макетах ОВС ячейки на минитронах размещаются между двумя платами, на одной изкоторых выполнены соединительные трактыдля подводки напряжений питания к минитронам, а на другой - межъячейковые соединениядля построения многонаправленной ОВС.Конструктивно ячейки ОВС выполняютсяв виде гибридной интегральной. схемы настабильной подложке размером 20 к 32 мм,на поверхности которой методами тонколленочной технологии напьшены микрополосковыелинии и выводы и встроены невзаимные магнитные элементы,Ситалловая подложка с гибридной схемойзаключается в прямоугольный металлический(латунный, посеребренный) корпус со съемным дном и крышкой. Ввод управляющихнапряжений тактовой частоты и вывод напря.жений субгармоники осуществляются черезстенки корпуса с помощью специальных микроразъемов с волновым сопротивлением 50 ом.Для сборки функциональных блоков иэячеек ОВС можно использовать пайку илитермокомпрессионную сварку отдельных ячеек внутри большого корпуса. Объединениефункциональных блоков между собой в. ОВСможет быть выполнено с помощью коаксиальных микроразъемов, а при построении ОВСдо частот, не превышающих 25 Ггц, могут.г 973 ыть использованы малогабаритные цггырьковые разъемы.Использование универсальных элементов ОВС позволяет унифицировать изготовление различных блоков ЦВМ, значительно повысить их надежность н уменьшить стоимость изготовления,Формула изо брет ения Элемент однородной вычислительной струк. туры, содержаший четыре идентичных каскада, каждый из которых содержит минитрон с электронным гистерезисом, катод которого соединен с объединенными входами ключей, выходы которых соединены с соответствуюгцими нишами напряжения смешения на отражателе и модулируюшего напряжения тактовой частоты, полосковую линию с двумя боковы.ми связями, которые соединены со входными сигнальными шинами, о т л и ч а юш и й с я тем, что, с целью повышенияего быстродействия и расширения функциональных возможностей, резонатор минитроначерез вновь введенный магнитный цлркуляторсоединен с выходом полосковой линии и совходами дополнительных ключей, выходы ко 10 торых через линии задержки соединены с выходными шинами.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР Иф 415808,5 кл. Н 03 К 19/162, 1974.2. Авторское свидетельство СССР по заявкеР 32490972, кл. Н 03 К 19/162, 26.05.77 (прототип),Филиал ППП "Патент", , Ужгород, ул. Проектная