Устройство для исправления ошибок в кодовой комбинации

335689 ОПИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских СоциалистическихРеспублик ависимое от авт. свидетельствал. 6 06111/ Заявлено 06,Ч 1.1970 ( 144704918-24) рисоединением заявкиКомитет по делам изобретений и открытий при Совете Министров СССРУДК 681,326.7(088.8) юллетепь1 публиковано 11.1 Ч.19 Дата опубликования описания 18 Х.1972 Авторизобретени А. Кото Заявите УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ ОШИБО В КОДОВОЙ КОМБИНАЦИИустроиство переходит к исправлению всевозможных сочетаний из 1 ошибок по три. Этот процесс с последовательным увеличением количества одновременно исправляемых ошибок 5 вплоть до кратности г продолжается до техпор, пока не будет получена исправленная кодовая комбинация без ошибок или с необнаруженными ошибками.Описанный алгоритм позволяет исключить 10 возможность исправления символов с ложнообнаруженными ошибками, существенно упростить схему декодирования и процедуру исправления ошибок по сравнению с известнымн способами.15 На фиг. 1 представлена схема устройствадля исправления 1-кратных ошибок; на фиг.2 - схема блока формирования полиномов ошибок.С выхода однопороговой схемы 1 кодовая 20 комбинация, состоящая из последовательностиО и 1 подается на вход устройства обнаружения ошибок 2 и в регистр па 1 мяти 3 блока входных регистров 4. После приема л символов кодовая комбинация из регистра памя ти 3 тактовым импульсом Тк параллельнымкодом, считывается врегистр 5; и регистр 3 готов к приему следующей кодовой последовательности.Если в принятой кЗО ошибка не обнаруже Извсстнгг устройства для исггравления обнаруженных 1-кратных ошибок. В этих устройствах исправление ошибок осуществляется в результате обнаружения и опознавания позиций искаукенных символов в кодовой комбинации. При этом для исправления 1-кратных ошибок применяются корректирующие избыточные коды с кодовым расстоянием с = 21+1.Предлагаемое устройство отличается от известных тем, что оно обеспечивает исправление 1-кратных ошибок при использовании корректирующего кода с кодовым расстоянием с=1+1 и обнаруживает ошибки более высокой кратности,В предлагаемом устройстве исправление ошибок производится последовательно в следующем порядке: вначале исправляются все одиночные символы, признанные двухпороговой схемой как ненадежные, при этом после каждого исправления производится проверка кодовой комбинации с помощью корректирующего кода. Если после исправления всех одиночных ненадежных символов ошибки в кодовой комбинации обнаруживаются, то устройство переходит к исправлению всех сочетаний из 1 ошибок по два с последующей проверкой исправленных кодовых комбинаций. Если после исправления всех возможных сочетаний из 1 ошибок по два ошибки обнаруживаются, то омбинации устройством 2на, то на его выходе сиг510 15 20 25 30 35 40 45 50 55 60 65 В соответствии с этим емкость счетчика 19 выбирается равной 1. Поэтому при появлении ошибок в количестве г)1 выходной импульс от счетчика 19 переводит триггер 20 в положение, при котором ключевая ячейка 21 закрыта и подача ошибочных символов на вход БФПО запрещается.Ошибочные символы стирания с выхода двухпороговой схемы 17 записываются в матрицу памяти блока формирования полиномов ошибок БФПО.Матрица памяти полиномов ошибок состоит из з строк и и столбцов. Следовательно, она содержит зи запоминающих ячеек, где и - длина кодовой комбинации, а з определяется по формуле: з=,У, с,=2 - 1,нала не будет и триггер б остается в положении, при котором на его левом плече низкое ,напряжение и ключевые ячейки 7 и 8 закрыты.Продвигающими импульсами Т из регистра 5 принятая кодовая комбинация через сумматор 9 по модулю два и ячейку 10 записывается в ретистр 11 блока выходных регистров 12 и одновременно подается на вход устройства обнаружения ошибок 13. Так как в кодовой комбинации ошибка не обнаружена, то на выходе устройства 13 сигнала нет и триггер 14 под воздействием импульса с выхода инвертора 15 переходит в состояние, при котором ячейка 10 закрывает выход сумматора 9. Такое состояние продолжается до начала приема следующей кодовой комбинации, пока поступающий на второй вход триггер 14 тактовый импульс Тн не установит его в положение, при котором ячейка 10 вновь откроется,Записанная в регистр 11 принятая кодовая комсинация переписывается в регистр 1 б и затем тактовым импульсом Т, передается получателю.Если в принятой комбинации устройством 2 обнаружена ошибка, на его выходе появляется сигнал , который переводит триггер б в такое состояние, при котором сигналом ячейки 7 и 8 переводятся в открытое состояние.В результате анализа каждого принимаемого элемента кодовой последовательности, на входе двухпоротовой схемы 17 появляется сигнал стирания х в том случае, если принятый символ не может быть отождествлен ни с 1, ни с 0. Эти ненадежные символы (элементы) подаются в блок формирования полиномов ошибки (БПФО) 18, где записываются в соответствующие разряды регистра памяти. Предлагаемое устройство рассчитывается на исправление 1 ошибок. Поэтому число вводимых в БФПО ошибочных (ненадежных) символов не должно превышать заданной величины 1(д - 1, где д - кодовое расстояние. 4(1(д - 1 максимальное число исправляемыхустройством ошибочных спмволсв в кодовойкомбинации).В регистр 22 из БФПО также параллельным кодом записывается первый полипом содиночной ошибкой. Тактовым импульсом Т,с частотой )4=(2 - 1), (где э - скоростьтелеграфпрования), записанная кодовая комбинация из регистра 5 и полином ошибок изрегистра 22 тактовым импульсом Т считываются одновременно и подаются на входы сумматора 9, в котором производится исправление ошибочных символов, С выхода сумматора 9 кодовая комбинация с исправленным одним символом подается на вход устройства13 и записывается в регистр 11. При обнаружении ошибки на выходе устройства 13 появляется сигнал, который стирает комбинациюв регистре 11. В этом случае по цепи обратной связи считываемая комбинация из регистра 11 через ячейку 7 вновь записывается врегистр 5. Одновременно с этим из БФПО врегистр 22 записывается полипом с другойединичной ошибкой. Записанная комбинацияиз регистра 5 и полипом ошибок из регистра22 тактовыми импульсами Тсчитываются иподаются на входы сумматора 9.С выхода сумматора кодовая комбинацияс исправленным символом подается на входыустройства 13 и регистра 11, Если устройством 13 ошибка не обнаружена, то выходсумматора закрывается, принятая кодоваякомбинация из регистра 11 переписывается врегистр 1 б и передается получателю.При обнаружении ошибки устройством 13принятая комбинация из регистра 11 стирается, и в этот регистр записывается комбинация с другими исправленными символами, записанными в регистр 22 из БФПО.Таким образом БФПО записывается в регистр 22 э=2 - 1 всех возможных вариантовполиномов ошибок от однократных до 1-кратных включительно. Исправление прекр ащается в случае, если после исправления некоторого варианта устройством 13 ошибка не обнаружена. Если в результате исправлениявсех возможных вариантов из 1 ошибок устройство 13 ошибки обнаружены, то принятаякодовая комбинация стирается и по обратному каналу посылается сигнал запрос наповторную передачу.Показанный на фиг. 2 БФПО рассчитандляисправления всех вариантов из 1=3 ошибокв кодовой комбинации, длиной и=6,Рассмотрим принцип работы БФПО. Предположим, что в принятой кодовой комбинациисимволы 1, 2 и 5 двухпороговой схемой 17признаны ненадежными, В этом случае в регистр 23 в ячейки 1, 2 и 5 (на фиг. 2 заштрихованы) будут записаны 1. Тактовым импульсом Т эти ошибочные символы параллельным кодом переписываются в соответ "твующие ячейки буферного накопителя 24.После этого с помощью распределителя 25ошибочные символы записываются в матрицуВ дальнейшем распределителем 1 считывается 1 из 2-й ячейки буферного накопителя 24, появившееся высокое напр яж ение н а выходе второй ячейки буферного накопителя 24 записывает 1 в ячейках, расположенных во 2-й, 4-й, 6-й и 7-й строках матрицы памяти. Этот же импульс через схему ИЛИ 31 и линию задержки 36 переписывает 1 из 2-й ячейки распределителя 27 в 3-ю ячейку, В этом случае триггер 29 переходит в состояние, при котором на его незаштрихованном плече низкое напряжение, а триггер 30 - в положение, при котором на его незаштрихованном плече появляется высокое напряжение Ез.Выходной импульс из 5-й ячейки и распределителя 25 считывает 1 из 5-й ячейки накопителя 24, которьгй подаегся на входы всех ячеек матрицы памяти, расположенный в 5-ом столбце. Следовательно, во все ячейки этого столбца, расположенные в З-й, 5-й, 6-й и 7-й строках будут записаны 1,5 10 15 20 25 30 35 40 45 50 55 60 Таким образом, в матрицу памяти оказались записанными все варианты полиномов ошибок, кратности 1 и менее (1(1(3).В дальнейшем эти полиномы переписываются последовательно один за другим в регистр памяти 22. При считывании полинома ошибок из регистра 22 и принятой кодовой комбинации из регистра 5, в сумматоре 9 производится исправление тех символов, которые приняты как ошибочные 1 ненадежные),Считывание полиномов ошибок из матрицы памяти производится распределителем 37 последовательно по строкам. Первым считывается полином, записанный в 1-й строке матрицы, затем во 2-й и т, д.Описанная процедура исправления ошисок должна быть произведена за период, не превышающий времени приема одной кодовой комбинации.Предмет изобретения1. Устройство для исправления ошибок в кодовой комбинации, содержащее счетчик ошиоок, сумматор по модулю два, соединенный с блоком приемных регистров и через схему И и регистр памяти с блоком формирования полиномов ошибок, два устройства обнаружения ошибок, одно из которых через триггер соединено со схемой И, другое - с блоком выходных регистров, отличающеесяцелю повышения эффективности оонаружения и исправления ошибок на входе устройства включены однопороговые и двух- пороговые схемы, выход однопороговой схемы соединен с блоком приемных регистров и с первым устройством обнаружения ошибок, выход которого через первый триггер соединен с первым входом второй схемы И, второй вход второй схемы И соединен с выходом блока приемных регистров, а выход - со входом блока приемных регистров, выход двух- пороговой схемы соединен с первым входом третьей схемы И и через счетчик ошибок и второй триггер со вторым входом третьей схемы И, выход которой соединен с входом блока формирования полиномов ошибок, выход второго устройства обнаружения ошибочерез инвертор и третий триггер соединен с первым входом четвертой схемы И, второй вход которой соединен с выходом сумматора по модулю два, а выход - со входом второго устройства обнаружения ошибок и со входом блока приемных регистров.2. Устройство по п. 1, отличающееся тем, что, с целью упрощения процесса исправления ошибок, блок формирования полиномов ошибок содержит регистр памяти, соединенный выходами со входами буферного накопителя, выходы которого непосредственно соединены с вертикальными входами матрицы памяти и через ключевую схему с горизонтальными входами матрицы памяти.пография, пр. Сапунова,аказ 12958НИИПИ Комитет Изд.46 бделам изобретений н оттосква, Ж, Раушская Тираж 448 Подписное тиц при Совете Министров СССР аб., д, 4/5