Устройство для декодирования двоичных кодов

335690 Союа Советских Социалистических РеспубликЗависимое от авт. свидетельства1,1970 ( 1453269/18-2 Заявлено 3 л. 6 061 111 рисоединением заявкиПриор ит Комитет по деламобретений и открыт о 11.1 Ч,1972. Бюллетень Ло 13 УДК 681.326.7(088.8) Опубликов и Соеете Министре СССРата опубликования описа Авторыизобретения Д. В, Цискаридзе, Н. Н. Чачхиани и И. М. Бояри дена Ленина институт проблем управления (автомат и телемеханики)аявите УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ ДВОИЧНЫХ КОДО Изобретение относитсясвязи и вычислительной тИзвестны устройствадвоичных циклических кправляющих одиночныерегистры сдвига, сумматогические элементы.Недостатками такихаппаратурная избыточнозисных элементов.Цель изобретениясти и упрощение схемы к области техники ехники.для декодирования одов Хэмминга, исошибки, содержащие р по модулю 2 и лоУстройство для декодирования двоичныхкодов Хэмминга содержит сдвигающий регистр 1, блок контрольной проверки 2, логический блок 3 и корректор 4. Логический5 блок 3 содержит триггер фиксаций ошибки Б,логическую схему И б, логическую схемуИЛИ - НЕ 7 и цепочку элементов задержки 8,Сдвигающий регистр 1 соединен со входа 10 ми блока контрольной проверки 2, выход которого соединен со входом логического блока 3. Выход последнего соединен с одним входом корректора 4, ко второму входу которогоподключен выход второго разряда сдвигзю 15 щего регистра 1. Выход корректора 4 соединен со входом первого разряда регистра 1. устройств являют сть и сложность б жн повышение устройства роиство дает возможность ю ошибку самого устройнформации с выходного вига.пособность устройства осльзовании произвольного ошения циклических кодов о вид: к а;Й,=О, где ммирование по модулю Вход логическ входам триггера 20 почки элементов ход триггера фи к первому входу почки элементов входам схемы И 25 подключен ко вт ход схемы И сл Входами предл ся входы сдвигаю служит выход п 30 стра.це- выючен ы цеы ко торой ода (2" - 1улей, имеюКодовыи вектор - т - 1) соде рж х длину не боле На чертеже припредлагаемого ов Хэмминга. ческогоию изи - 1.функцийства цикл ит се е, чем едена устр ы 2 т ляютодом региональная схедля двоичных Предлагаемое уст исправить единичну ства при выдаче и разряда регистра сд Декодирующая с новывается на испо проверочного соотн Хэмминга, имеющег- означает су два, аа Й,=О;1, ого блока 3 подключе фиксаций ошибки 5 и задержки 8. Единичныйксаций ошибки б подклсхемы ИЛИ 6. Выход задержки 8 подключен ЛИ - НЕ 7, выход коорому входу схемы И ужит выходом блока 3. агаемого устройства яв щего регистра 1, а вых ервого разряда этогоЕтоды выходставитель В. Крылов Техред Т, Курилко орректор О. Тюрина кт текина Заказ 12959 Изд.456 Тираж 448ЦНИИПИ Комитета по делам изобретений и открытий при СоветеМосква, Ж, Раугвская цаб., д, 4/5 Подписно ииистров СССРТипография. пр. Сапунов Рассмотрим работу предлагаемого устройства для канала связи, в котором возможны одиночные ошибки.Принимаемая последовательность символов поступает на регистр сдвига 1, после чего начинается выработка контрольной проверки в блоке контрольной проверки 2. Если на выходе блока контрольной проверки 2 появляется О, то значит, что символы, входящие в контрольную проверку, верны и содержимое сдвигающего регистра 1 сдвигается на один разряд. Если в течение ог сдвигов на выходе блока контрольной проверки 2 вырабатывается сигнал, равный нулю, это значит, что принимаемая последовательность из канала связи не содержит ошибку и предлагаемое устройство заканчивает работу.В случае, когда на 1-ом сдвиге, где 1- т, на выходе блока контрольной проверки 2 сигнал принимает значение 1, это значит, что произошла ошибка и она фиксируется триггером фиксаций ошибки б блока 3.Исправление ошибки происходит следующим образом. иногда на входе логического блока 3 появляется не меньше чем т - 1 число смежных нулей, то через цепочку элементов задержки 8, схемы И б и схемы ИЛИ - НЕ 7 блока 3 вырабатывается корректирующий сигнал, который подается на вход корректора 4. На другой вход корректора 4 подается искаженный сигнал с выхода второго разряда регистра 1. В корректоре 4 происходит суммирование по модулю два корректиру ющего и искаженного сигнала, и на выходекорректора 4 появляется исправленный сигнал, который заносится к первый разряд регистра 1. 10 Предмет изобретения Устройство для декодирования двоичныхкодов, содержащее регистр сдвига, соединенный с блоком контрольной проверки, сумма тор по модулю 2, схемы ИЛИ - НЕ, И,отлича)ощееся тем, что, с целью повышения надежности, в него дополнительно введены триггер и линия задержки, причем выход блока контрольной проверки соединен со входом 20 триггера и входом линии задержки, выходылинии задержки соединены со входами схемы ИЛИ - НЕ, выход который соединен с одним входом схемы И, другой вход которой соединен с выходом триггера, выход схемы 25 И соединен с одним входом сумматора помодулю 2, другой вход которого соединен с выходом второго разряда регистра сдвига, а выход - со входом первого разряда регистра сдвига.