Автокоррелятор

18338 9) .ЬЖ. ( ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССРГОСПАТЕНТ СССР) ВРЕТЕ ПИСАНИ У С ЬСТВ Каналого-цифровой пр к памяти 2, коммутато жки 4. 5, перемнож ы 10 и 11, делители 12 элемент И 15, генерато в 16, триггер 17, инфор вход запуска 19. В авто ствлено введение ко элемента И и двух эл что позволило в проце ии осуществлять и выч динаты автакорреляцио содержит тель 1, бло ты задер сумматор ратор 14, импульсо в.Н.Пее свидл. б 06РРЕ ельство ССС 15/336, 198 ход 18 ие осущериггера,ержки,нформавой ор ЛЯТОР относит ьной техн эти вног ной н ие ся к измерительел ике и. предназнаер о определения он фу кции в масштабе мени, Цель изобретения - породействия, Автокореллятор ле ци. чено для опавтокорреляциреального вревышение быст СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК)5 6 06 Е 15/336 еобразовар 3, элеменители 6 - 9. и 13, интегмационный коррелятом мутатора, ементов зассе записи исление нуИзобретение относится к области измерительной и вычислительной техники и предназначено для оперативного определения автокорреляционной функции в масштабе реального времени.Цель изобретения - повышение быстродействияСгр;ктурная схема автокоррелятора поиведена на фиг, 1,Сгруктурная схема блока памяти приведена гга фиг. 2.Автоорреллятор (фиг, 1) содержит аналого-цифровой преобразователь 1, блок памяти 2, коммутатор 3, первыйи второй 5 элементы задержки, первьй 6, второй 7, третий 8 и четвертый 9 перемножители, первый г 0 и второй 1сумматоры, первый.12 и второй 3 делители, иггтегратор 14, элемент И 15, генератор тактовых импульсов 16, триггер 17, информационный вход 18 и вход запуска 19.Блок памяти 2 фиг, 2) содержит первое 20 и второе 21 запоминагощие устройства, пеогый 2 и второй 23 элементы И, элемент ИЛИ 24., первый 25 и второй 26 счетчики, и вертор 27 и делитель 28,Автокоррелятор работает следующим образом,Автокоррелятор работает по следующему алгоритму1 А 1В(Мт)=ХХ г+г 4 + хх(Х г+1 Х +м +ХХ г+м+1)+ +Х +1 Х г+м+1 3, 1)где: М - объем выборки, М - число вычисляемых ординат автокорреляционной функцги, (ак следует из выраженгия 1) в определении корреляционной функции приггимагот участие не только сдвинутые на М отсчеты Х; и Хнгл, но и соседние с ними Х;+1, Хг+м+1. Это позволяет учесть наличие корреляционной связи между соседними отсчетами,Аналого-цифровой преобразователь 1 производит дискретизацию входного аналогового сигнала по импульсам квантования, При поступлении импульса запуска на вход запуска 19 производится обнуление блока памяти 2 и триггер 17 устанавливается а единичное состояние, Установление триггера 17 в единичное состояние разрешает запись информации в блок памяти 2, открывает элемент И 15 и устанавливает коммутатор 3 в такое состояние. что на первый и второй выходы его проходят отсчеты,поступающие на второй и четвертый входы.Открывание элемента И 15 позволяет проходить импульсам с выхода генератора тактовых импульсов 15 на синхровход 5 аналого-цифрового преобразователя и навход записи блока памяти. Аналого-цифровой преобразователь 1, по поступающим на его синхровход импульсам квантования, производит преобразование поступающих 10 аналоговых сигналов на вход 18 и цифровойкод. Эти цифровые отсчеты, с выхода аналого-цифрового преобразователя 1 поступают. на информационный вход блока памяти 2,вкотором, по импульсам, поступающим на 15 вход записи, записываются в запоминающие устройства блока памяти, Одновременно с этим цифровые отсчеть, с выхода аналого-цифрового преобразователя 1 проходят на первый и второй информационные 20 выходы коммутатора 3, В элементах задержки 4 и 5 осуществляется задержка поступающих цифровых отсчетов на один такт. В первом цикле работы автокоррелятора М = О, Если обозначить, что на первом выходе коммутатора 3 присутствует отсчет Хгг 1, то тогда на выходе элемента задеркки 4 - Хь В этот момент на втором выходе коммутатора 3 присутствует отсчет Хг+м+1, а на выходе элемента задержки 5 - Хнм. При указанных 30 выше обозначениях на выходе первого 6перемножителя получается результат перемножения Хг+1 Хн-у+1, на выходе второго перемножителя 7 - Х+1 Х+м, на выходе третьего перемножителя 8 - Х Хну+1 и на выходе четвертого перемножителя 9 - Х; Хг+м. Результаты перемножения с выходов второго 7 и третьего 8 перемножителей суммируются в сумматоре 10, на выходе которого. получается следующий результат Хг+1 Хн г,г ХгХг+м+1 В делителе 12 осуществляется деление полученного результата на 1/2, На выходе сумматора 11 получается резуль 1тат Хг+1Х 1+м+1 г - (Хн.1 Хг+м г ХгХг+м+1) + ХгХ+вкоторый в делителе 13 делится на 1/(ЗК). Винтеграторе 14 происходит накопление результата. По окончании процесса накопления на выходе интегратора 14 вычисляется ордината автокорреляционной функции, 50 т.е. полностью реализуется алгоритм (1), Поокончании накопления, т,е, по истечении К импульсов квантования заканчивается запись информации в блок памяти 2 и на его синхровыходе появляется импульс по которому триггер 17 устанавливается в нулевое состояние. Установление триггера 17 в нулевое состояние приводит к закрыванию элемента И 15. к переключению блока памяти 2 на считывание информации, а коммутатор 3510 20 30 35 40 45 50 55 переключается так, что на его первый выход проходят отсчеты, поступающие на первый информационный вход, а на второй выход - поступающие на третий информационный вход, Начинается считывание информации с блока памяти 2, Первый цикл считывания осуществляется при М =-1, По окончании Й импульсов считывания, начинается считывание информации при М = 2 и т.д. Для получения М значений автокорреляционной функции необходимо(М) раз воспроизвести хранящуюся в блоке памяти 2 копию записанного туда сигнала, После этого снова поступает импульс на вход запуска и процесс работы повторяется. В дальнейшем работа автокоррелятора аналогична.Блок памяти 2 фиг. 2) работает следующим образом. При поступлении импульса обнуления на вход обнуления блока производится обнуление делителя 28, коэффициент деления которого равен и счетчика 26. При поступлении разрешающего уровня на управляющий вход блока открывается элемент И 22. В результате этого, импульсы, поступающие на вход записи, проходя на синхровходы записи первого 20 и второго 21 запоминающих устройств и по ним осуществляется запись информации, поступающей на информационный вход блока, по ячейкам памяти, адрес которых определяется кодом поступающим на адресный вход, Код адреса для запоминающего устройства 20 определяется кодом счетчика 25, который подсчитывает импульсы, проходящие через элемент И 22 и элемент ИЛИ 24, а код адоеса запоминающего устройства 21 определяется суммой кодов счетчика 25 и счетчика 26, Однако код счетчика 26 при записи информации равен нулю, и, следовательно, код адресов запоминающих устройств 20 и 21 при записи совпадает, Делитель 28 осуществляет подсчет импульсов. При появлении импульса на выходе делителя 28, он выдается на синхровыход блока, обнуляет счетчик 25 и увеличивает состояние счетчика 29 на единицу. В дальнейшем начлнается процесс считывания информации с запоминающих устройств, При этом, так как в счетчике 26 находится код единицы, то считывание информации с запоминающего устройства 21 осуществляется с адреса на единицу большем, чем с запоминающегоустройства 20. Импульсы считывания проходят через элемент И 23, так как на выходе инвертора 27 высокий уровень, проходят через элемент ИЛИ 24 и подсчитываются счетчиком 25, код которого определяет код адреса считывания, и делителем 28. При появлении импульса на выходе делителя 28 обнуляется счетчик 25, а состояние счетчика26 увеличивается на единицу, В дальнейшем работа блока памяти аналогична,Формула изобретения Автокоррелятор, содержащий аналогоцифровой преобразователь, информационный вход которого является информационным входом автокоррелятора, узел памяти, четыре блока умножения, интегоатор, два сумматора, два делителя, коммутатор и генератор тактовых импульсов, причем первый выход коммутатора соединен с первыми входами первого и второго блоков умножения, второй вход последнего соединен с первым входом третьего блока умножения и подключен к второму выходу коммутатора, выходы первого и третьего блоков умножения соединены с входами первого сумматора, выход которого через первый делитель подключен к первому входу второго сумматора, второй и третий входы которого соединены соответственно с выходами второго и четвертого блоков умножения, а выход через второй делитель подключен к входу интегратора, выход которого является выходом автокоррелятора, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, в него введены два элемента задержки, элемент И и триггер, а узел памяти содеркит два блока памяти, делитель, элемент НЕ. два счетчика, два элемента И, элемент ИЛИ и сумматор, выход которого соединен с адресным входом первого блока памяти, выходы блоков памяти подключены к первому и второму информационным входам коммутатора, первый выход которого через первый элемент задержки соединен с вторым входом третьего и первым входом четвертого блоков умножения, выход генератора тактовых импульсов подключен к первому входу элемента И, первому входу первого элемента И узла памяти и через. элемент НЕ - к первому входу второго элемента И узла памяти, второй вход которого соединен с выходом элемента И и подключен к тактовому входу аналого-цифрового преобразователя, выход которого соединен с информационными входами блоков памяти и третьим информационным входом коммутатора, второй выход которого через второй элемент задержки соединен с вторыми входами первого и четвертого блоков умножения, входом обнуления автокоррелятора являются Я-вход триггера и входы обнуления первого счетчика иделителя узла памяти, выход которого подключен к й-входу триггера, к входу обнуления второго счетчика и счетному входу первого счетчика, выход которого соединен с первым входом сумматора, вто1833894 8 г 2 Загорбининатал Корректор Л,филь оставитель хред М.Мо едакто Заказ 26ВНИИ ТиражИ Государственного комитета113035, Москва, Ж Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101 рой вход которого подключен к адресному входу второго блока памяти и выходу второго счетчика, счетный вход которого соединен с информационным входом делителя узла памяти и подключен к выходу элемента ИЛИ, входы которого соединены с входами второго и первого элементов И узла памяти, второй вход которого соединен с входами управления записью блоков памяти, управляющим входом коммутатора и вторым вхо дом элемента И и подключен к прямомувыходу триггера. Подписноеобретениям и открытиям при ГКНТ СССРаушская наб., 4/5