Способ определения сдвига фаз двух гармонических сигналов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 115 6 01 й 25/О САНИЕ ИЗОБРЕТЕНТУ О К ПАТЕ А инен с управляю, выход которого Выход устройстващим входом нуль-о дам ход 3,4 ОСУДАРСТВЕННОЕ ПАТЕНТНОЕЕДОМСТВО СССРГОСПАТЕНТ СССР)(71) Киевский институт инженеров грской авиации им.60-летия СССР(56) Авторское свидетельство СССРМ 1366966, кл. 6 01 й 25/00, 1988,Авторское свидетельство СССР(54) СПОСОБ ИЗМЕРЕНИЯ СДВИГА, ДВУХ ГАРМОНИЧЕСКИХ СИГНАЛО Изобретение относится к измерительной технике и может быть использовано для измерения фазового сдвига исследуемого сигнала относительно опорного сигнала при низких отношениях сигнал-шум.Цель изобретенияповышение быстродействия.На фиг.1 приведена структурная схема устройства, реализующего предложенный способ; на фиг,2 представлена временная диаграмма, поясняющая сущность предложенного способа,Устройство, реализующее способ, содержит устройство 1 определения знака производной, нуль-орган 2, первый интегратор 3, второй интегратор 4, логическое устройство 5, аналого-цифровые преобразователи (АЦП) 6,7, запоминающие устройства 8,9, блок управления 10, вычислитель 11, дисплей 12,Клемма "Вход" 13 соединена с вхо и устройства 1 и нуль-органа 2, клемма "В 14 соединена с входами интеграторов(57) Использование; изобретение относится к измерительной технике и может быть использовано для измерения фазового сдвига исследуемого сигнала относительно опорного сигнала при низких отношениях сигнал-шум. Цель изобретения - повыше. ние точности измерений фазового сдвига при низких отношениях сигнал. шум, Сущность изобретения; устройство, реализующее способ, содержит блок определения знака производной, нуль-орган, интеграторы, логическое устройство, АЦП. запоминающее устройство, блок управления, вычислитель, дисплей, 2 ил. через логическое устроиство 5 соединен с входом блока управления 10,. Выходы интеграторов 3, 4 соединены через АЦП 6, 7 с входами запоминающих устройств 8, 9 соответственно, выходы которых соединены с входами вычислителя 11, выход которого соединен с входом дисплея 12. Первый и второй выходы логического устройства 5 соединены с управляющими входами интеграторов 3.4 соответственно. Первый выход блока правления 10 соединен с управляющим входом устройства 1, второй выход блока управления 10 соединен с управляющим входами АЦП 6 и запоминающего устройства 8, третий выход блока управления 10 соединен, с управляющими входами АЦП 7 и запоминающего устройства 9, четвертый выход блока управления 10 соединен с управляющим входом вычислителя 11. На клемму "Вход" 13 подается опорный сигнал Х(1), на клемму "Вход" 14 подается исследу 1831686емый сигнал, Все блоки устройства выполиены на основе комплекса агрегатированных технических средств.Способ осуществляется следующим образом,На клеммы "Вход" 13 и 14 поступают соответственно опорный сигнал Хо(т) и исследуемый сигнал Х(Т) с фаэовым сдвигом Р. подлежащим измерению в диапазоне- л/2 л/2), По команде блока управления 10 устройство 1 определяет знак производной опорного сигнала и при ОХо(т)/о 10 выдает сигнал разрешения на управляющий нуль-органа 2, Нуль-орган 2 фиксирует момент времени 11 перехода через нулевое значение опорного сигнала (см.фиг,2). При этом на выходе нуль-органа 2 формируется сигнал, под действием которого логическое устройство 5 вырабатывает на своем первом выходе сигнал разрешения, По этому сигналу первый интегратор 3 осуществляют интегрирование исследуемого сигнала (Х(1).В момент времени 12 нуль-орган 2 вновь фиксирует переход опорного сигнала Хо(1) через нулевое значение (см,фиг.2), Под действием выходного сигнала нуль-органа 2 логическое устройство 5 формирует на своем первом выходе сигнал запрета, а на втором выходе - сигнал разрешения. Под действием этих сигналов первый интегратор 3 прекращает интегрирование исследуемого сигнала Х(1), а второй интегратор 4 начинает интегпиоование исследуемого сигнала Х(11, Одновременно по команде блока управления 10 АЦП б преобразует результат первого интегрирования2 51=Х(1)СП,11 в цифровой эквивалент Я 1, Значение 31 запоминается в устройстве 8 под действием сигнала разрешения, поступающего со второго выхода блока управления 10,В момент времени 1 з нуль-орган 2 фиксирует переход опорного сигнала Хо(1) через нулевое значение (см,фиг.2). Под действием выходного сигнала нуль-органа.2 логическое устройство 5 формирует на своем втором выходе слгнал запрета. Под действием сигнала запрета второй интегратор 4 прекращает интегрирование исследуемого сигнала Х Одновременно по команде блока управления 10 АЦП 7 преобразует результат второго интегрирования в цифровой эквивалент 52. Значение Б 2 запоминается в устройстве 9 под действием сигнала разрешения, поступающего с третьего выхода блока управления 10,5 По команде блока управления 10, поступающей на его четвертый выход, вычислитель 11 вычисляет результат измерения фазового сдвига Р е соответствии с алгоритмом10(3)г= агсщ 51 гдеК = - - . 32 Результат измерения отображается надисплее 12. После появления запрещающего сигнала на выходе логического устройства 5 блок управления 10 формирует команду окончания измерения, Устройство выключается и будет находиться е этом состоянии до подачи команды на выполнение очередного цикла измерения,Следовательно, в основе предложенного способа лежит последовательное во времени интегрирование исследуемого сигнала Х(1) на равных временных интервалах Ь= 1 з - 12 = Т/2, где Т - период опорного сигнала, причем Т = 2 Т, где Т - период исследуемого сигнала, При этом на результат измерения фазового сдвига не влияют значения амплитуд опорного и исследуемого сигнала, а также мультипликатиеная помеха, Не влияет и действие аддитивной помехи, если математическое ожидание этой помехи на 35 интервале интегрирования равно нулю, Этоусловие во многих случаях выполняется на практике. В частности, оно выполняется, когда интервал корреляции аддитивной помехи меньше периода исследуемого сигнала. Достигаемый выигрыш в быстродействии составляет34 3452Погрешность измерения фазового сдвига Г определяется следующим образом.Иэ (3) следует, что абсолютная погрешность др измерения фазового сдвига зависит от первичной погрешности д измере. ния величины М:55 Д 1 Щ Дгде Ю - коэффициент влияния:аготсюда следует, что с увеличением величины 1 коэффициент влияния Ю уменьшается.Следовательно, при увеличении величины 1 абсолютная погрешность измерений дг снижается, что существенно важно. При этом знак величины к не влияет на величину ЮОтносительная погрешность гг измерения фазового сдвига Г с учетом (3) и (5) равнаК ек(1+ К) агсЩ К+1где ех - относительная погрешность опре 51деления отношения 1 = - ,ЯгПредложенный способ обеспечивает повышение точности измерения фазового сдвига Г за счет исключения погрешности формирования сигнала, ортогонального опорному, Если учесть, что в известном техническом решении погрешности формирования опорного и ортогонального сигналов равны, то достигаемый выигрыш в точности при доверительной вероятности Р = 0,95составитВ = 1,1 2 = 1,5.Таким образом, предложенный способ5 обеспечивает повышение быстродействия иточности измерения фазового сдвига Г. Формула изобретения Способ определения сдвига фаз двух 10 гармонических сигналов, основанный натом, что формируют опорный сигнал, интегрируют исследуемый сигнал за время действия одной полярности опорного сигнала, повторно интегрируют исследуемый сигнал, 15 вычисляют отношение К результатов интегрирования, определяют сдвиг фаз по формуле арктангенса, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, опорный сигнал формируют путем удвоения 20 частоты исследуемого сигнала, повторноеинтегрирование исследуемого сигнала выполняют за время действия другой полярности опорного сигнала, а величину сдвига фаз определяют по формуле25Г = агс 19 (К - 1/К + 1).1831686 лф Врем Йаза Фиг. еда Производственно-издательский комбинат "Патент", г; Ужгород, ул,Гагарина аказ 255 ВНИИоставитель Н. Боголюбовхред М.Моргентал Корректор М. Тка Тираж ПодписноеГосударственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5