Временной дискриминатор

(71) Ленинградский институт авиационногоприборостроения(56)джавадов Г.Г. Реализуемость структурыоптимального дискриминатора. В кн: Средства радиоэлектроники в системах управления. - Труды ЛИАП, Вып. 77, 1973, с.132-137. ОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССРГОСПАТЕНТ СССР)(54) ВРЕМЕННОЙ ДИСКРИМИНАТОР (57) Использование: измерительная техника и техника связи для обработки сигналов с временной задержкой. Сущность изобретения: временной дискриминатор содержит аналоговые ключи 1.1-1,4, интеграторы со сбросом 2.1-2,4, блоки 3,1-3.3 вычитания, блоки 4.1, 4.2 деления, блоки 5,1. 5.2 умножения, сумматоры, блок 7 формирования весовых коэффициентов, элемент задержки 8.1, 8.2, 3 ил,Изобретение относится к измерительной технике и к технике связи и может быть использовано в системах с временной задержкой сигналов.Цель изобретения - повышение точности при малых отношениях сигнал/шум входного сигнала.На фиг.1 представлена электрическая структурная схема временного дискриминатора, на фиг,2 - временные диаграммы, поясняющие его работу, на фиг.З - блок формирования весовых коэффициентов.Временной дискриминатор (фигЛ) содержит аналоговые ключи 1 Л, 1.2, 1.3 и 1,4, интеграторы 2 Л, 2.2., 2,3 и 2.4 со сбросом, блоки 3.1, 3.2 и 3.3 вычитания, первый 4.1 и второй 4.2 блоки деления, первый 5 Л и второй 5,2 блоки умножения, сумматор 6, блок 7 формирования весовых коэффициентов, первый 8,1 и второй 8.2 элементов задержки.Блок 7 формирования весовых коэффициентов (фиг.3) содержит блок 7.1 задания пороговых напряжений, компараторы 7,2.1, 7,2,2 и 7,2.3, элементы НЕ 7.3 Л, 7,3,2 и 7,3,3 элементы ЗИ 7;4.1, 7.4.2, 7.4.3 и 7.4,4, аналоговые ключи 7.5 Л, 7.5.2, 7 5.3 и 7.5.К. блоки 7 6 1, 7 6 2 и 7 6 3 линейно изменяющегося напряжения, генератор 7,7 постоянных напряжений, сумматор 7.8. Временной дискриминатор, работает следующим образом.На вход поступает сигнал, представленный на фиг,2, а нэ управляющие входы аналоговых ключей 1.1, 1.2 и 1,3 с шины синхронизации поступают следящие импульсы фиг.2,б,в,г.Так как аналоговый ключ 1,4 работает с помеховой составляющей, то следящий им.пульс,.поступающий с шины синхронизации на аналоговый ключ 1.4 задерживается в первом элементе задержки 8 Л нэ время тз - 7 с +.р где хс - длительность следящегосимпульса (фиг,2, д). На выход аналоговых ключей 1.1, 1.2 и 1.3 проходит часть напряжения сигнала, совпадающая по времени с соответствующим следящим импульсом, а на выход четвертого аналогового ключа 1.4 проходит часть напряжения помеховой составляющей, совпадающая по времени с соответствующим задержанным следящим импульсом.На выходах первых трех интеграторов со сбросом 2 Л, 2,2 и 2.3 формируются сигналы(фиг,2, ж,3, и),Перед приходом очередных следящих импульсов накопленные напряжения сбрасываются до нуля специальным импульсом (фиг,2, е). Четвертый интегратор со сбросом 2.4 сбрасывается специальным импульсом,поступающим с шины синхронизации задержанным на втором элементе задержки8.2 на время тз(фиг,2, к). Выходные напря 5 жения первого и второго интеграторов сосбросом 2 Л и 2.2 вычитаются в первом блоке вычитания ЗЛ (фиг.2, м). Выходные напряжения третьего и четвертогоинтеграторов со сбросом 2.3 и 2,4 и вычита 1 О ются в третьем блоке вычитания 3.3 (фиг.2,л). Напряжения с выхода четвертого интегратора со сбросом 2.4, соответствующее помеховой составляющей и третьего блокавычитания З.З, соответствующее сигналь 18 ной составляющей, поступают во второйблок деления 4.2. Выходное напряжениевторого блока деления 4.2 соответствующееотношению сигнал/шум поступает на входблока 7 формирования весовых коэффици 2 О ентов, который с определенным весовым коэффициентом формирует выходноенапряжение. На управляющие входы компараторов 7,2 Л, 7.2.2, 7.2.3 поступают напряжения от блока 7,1 задания пороговых25 напряжений. На сигнальные входы компараторов 7.2 Л, 7.2.2, 7.2.3 поступает напряжение со второго блока 4,2 деления.В зависимости от величины данного напряжения срабатывает один из компаратоЗО .ров 7.2.1, 7;2.2, 7.2.3,С помощью элементов ЙЕ 7.3 Л, 7,3.2,7.3.3, а также четырех элементов ЗИ 7.4 Л,7.4,Я, 7.4.3 и 7.4.4 осуществляется дешифрация сигналов с выходов компараторов 7.2.1,35 7.2.2, 7.2,3,Информаций с логических элементовЗИ 7.4 Л, 7.4.2, 7,43, 7.4.4 поступает на управляющие входы аналоговых ключей 7.5 Л,7.8,2, 7.5.3, 7.5.4, на информационные входы40 которых поступает информация с блоков7.6 Л, 7.6.2, 7.7. Информация с аналоговыхключей 75.1, 7.5.2, 7,5.3, 7,5.4 поступает через сумматор 7.8 на первый выход блока 7.Далее с блока.7.8 она поступает на второй48 блок умножения 8.2 и на блок 7,6.3 формирования линейно изменяющегося напряжения. Сигнал с выхода блока 7,6.3формирования 7 линейно изменяющегосянапряжения поступает на первый блок ум 80 иожения 5 Л. Напряжения с выхода второгоблока умножения 5.2 и интегратора 2.1 сосбросом вычитаются в блоке 3.2 вычитания. Напряжения, поступающие с выхода блока 3.2 вычитания и интегратора 2.2 со сбросом 2.2 на вход сумматора 6, складываются. Выходное напряжение с выхода первого 8.1 блока умножения и сумматора 6 поступают нэ первый блок 4.1 деления.1830 б 4 Выходное напряжение блока 4,1 деления является выходом временного дискриминатора. 1. Временной дискриминатор, содержащий три идентичных канала, каждый из которых состоит из последовательно соединенных аналогового ключа и интеграторэ со сбросом, причем сигнальные входы аналоговых ключей объединены и соединены с входной шиной временного дискриминатора, управляющий вход аналогового ключа каждого канала и входы сброса интеграторов со сбросом соединены с шиной синхронизации временного дискриминатора, три блока вычитания и блок деления, выход которого подключен к выходной шлне временного дискриминатора, причем входы первого блока вычитания соединены с выходами интегратора со сбросом первого и второго каналов соответственно, первый вход второго блока вычитания соединен с выходом интегратора со сбросом первоо канала, первый вход третьего блока вычитания соединен с выходом интегратора со сбросом третьего канала, о т л и ч а ю щ и йс я тем, что, с целью повышения точности при малых отношениях сигнал/шум входного сигнала, введены четвертый канал, состоящий из последовательно соединенных аналогового ключа и интегратора со сбросом, при этом сигнальный вход аналогового кляча соединен с входной шиной временного дискриминатора, а управляющий вход аналогового ключа и вход сброса интегратора через первый и второй элементы задержки соответственно подключены к шине синхронизации временного дискриминатора, второй блок деления, два блока умножения, сумматор, блок формирования весовых коэффициентов, причем выход интегратора со сбросом четвертого канала соединен с вторым входом третьего блока вычитания и вторым входом второго блока деления, выход третьего блока вычитания соединен с первыми входами второго блока умножения, выход которого через второй блок вычитания соединен с вторыми входами сумматора и второго блока деления, выход которого соединен с входом блока формирования весовых коэффициентов, выходы которого соединены с вторыми входами первого и второго блоков умножения соответственно, выход первого блока вычитания соединен с первым входом первого блока умножения, выход которого соединен с первым входом первого блока деления, выход интегратора со сбросом второго канала соформула изобретения 5 10 15 20 25 30 35 40 50 55 единен с первым входам сумматора, выходкоторого соединен с вторым входом первогоблока деления. 2.,Цискриминатор по п.1, о т л и ч а ющ и й с я тем, что блок формирования весовых коэффициентов содержит блок задания пороговых напряжений, три компарэтора, три элемента НЕ, четыре элемента ЗИ, четыре аналоговых ключа, три блока формирования линейно изменяющегося напряжения, генератор постоянных напряжений, сумматор, при этом первый, второй и третий выходы блока задания пороговых напряжений подключены к управляющим входам первого, второго и третьего кампараторов соответственно, второй выход блока задания пороговых напряжений соединен с первым входом второго блока формирования линейно изменяющегося напряжения, вход первого блока формирования линейно изменяющегося напряжения, информационньге входы компэраторов и второй вход второго блока формирования линейно изменяющегося напряжения подключены к входной шине блока формирования весовых коэффициентов, выход первого компаратора соединен с входом первого элемента НЕ и первыми входами второго, третьего и четвертого элементов ЗИ, выход второго компарэтора соединен с входом второго элемента НЕ, третьим и вторым входами третьего и четвертою элементов ЗИ соответственно. выход третьего компарэтора соединен с входом третьего элемента НЕ и третьим входом четвертого элемента ЗИ, выход первого элемента НЕ соединен с вторым входом первого элемента ЗИ, выход второго элемента НЕ соединен с третьим и вторым входами первого и второго элементов ЗИ соответственно, выход третьего элемента НЕ соединен с первым, третьим и вторым входами первого, второго и третьего элементов ЗИ соответственно, выходы первого, второго, третьего и четвертого элементов ЗИ соединены с управляющими входами первого, второго, и четвертого аналоговых ключей соответственно, выходы первого и второго блоков формирования линейно изменяющегося напряжения соединены с информационными входами первого и третьего аналоговых ключей соответственно, первый и второй выходы генератора постоянных напряжений соединены с информационными входами второго и четвертого аналоговых ключей, выходы аналоговых ключей соединены с входами сумматора, выход которого соединен с первым выходом блока формирования весовых коэффициентов и через третий блок1830614 формирования линейно изменяющегося напряжения соединен с вторым выходом а Составитель Э, БорисовТехред М, Моргентал Корректор Л. едактор Н. Коляда нко 527 Тираж Подписное ИПИ Государственного комитета по изобретениям и открытиям и 113035, Москва, Ж, Раушская наб., 4/5 Т ССС Производственно-издательский комбинат "Патент", г. Ужгород. ул.Гагарина, 101 Заказ Вблока формирования весовых коэффициентов,