Устройство для оценки точности вычислений

(21) 49072 (22) 23.11. (46) 30,07. (72) А,В. Н.Б.Парам ласти выть исполь- ТОЧНОСТИ ь изобреенки, Поза счет ценки точнтной ренкции и реализана одном ных, так и ных. 2 ил.,енок 56) АвторЬВ 1205147АвторВ 1462322 идетельство СССР06 Р 11/00, 1984.идетельство СССР06 Е 11/00, 1987.О ДЛЯ ОЦЕНКИИЙ кое св , кл. б кое св кл, 6ЙСТВСЛЕ Ч(54) УСТР ТИ ВЫЧ ти ГОСУДАРСТВЕНЮЕ ПАТЕНТНОЕВЕДОМСТВО СССР(ГОСПАТЕНТ СССР) О/2403. Бюл. %28Александров, А.Н,Лисионов и Н.А.Шестериков Изобретение относится к области выислительной техники и может быть испольовано при отладке и оценке точности многоверсионных программ.Цель изобретения - повышение точноНа фиг. 1 приведена структурная схема устройства; на фиг. 2 - временная диаграмма подачи синхросигналов для работы устройства.Устройство содержит регистры 1, 2 первого и второго операндов, регистры 3, 4, погрешностей первого и второго операндов, и блоков 5 вычислений, каждый из которых содержит счетчик 6, схему сравнения 7, узел вычислений 8, первый 9 и второй 10 сумматоры, первый 11 и второй 12 умножители, Кроме того, устройство содержит регистр 13 допустимой погрешности, регистр 14 состояния, регистр 15 результата, регистр 16 погрешности результата, блок приоритета 17, первый 18 и второй 19 мультиплексоры, распределитель 20 импульсов, вход 21 пуска, группу 22 выходов результата, группу 23 выходов погрешности результата и группу 24 выходов сбоев 1830532 А(57) Изобретение относится к об числительной техники и может бы зовано при отладке и оценке многоверсионных программ. Цел тения - повышение точности оц ставленная цель достигается Воэможности сопоСтавительной О ности вычислений при многовариа ализации вычислительной фу определении, какой иэ вариантов ции является более точным как выбранном наборе исходных дан на заданном потоке исходных дан 1 табл. На фиг, 2 приведены временные диаграммы работы устройства, где С 1 - сигнал на синхровходе узла 8, на время действия которого с выходов узла памяти 8 снимаются информационные сигналы, С 2 - сигнал на синхровходе схемы 7, во время действия которого выдается результат сравнения, СЗ - синхросигнал регистра 14, передним фронтом которого записывается информация в регистр 14, С 4 - сигнал синхронизации выходных регистров, передний фронт которого обеспечивает запись входной информаНии.Сигналы С 1 - С 4 вырабатываются распределителем 20 импульсов.Устройство работает следующим образом;В узел 8, представляющий собой блок памяти каждого из блоков вычислений 5 предварительно заносится информация о своей версии значений реализации выполняемой функции г, ее производных бг/ох и бг/бу по каждому иэ аргументов и методической погрешности б данной версии реализации функции (например, оценка отбрасываемого члена разложения в ряд).Счетчики и регистры обнулены (цепи сбросаусловно не показаны) каждый цикл работыустройства состоит в следующем. В регистры 1 - 4 и 13 заносятся соответственно значения операндов, их погрешности идопустимая погрешность вычислений. Навход распределителя 20 со входа 21 устройства поступает сигнал пуска. который запускает очередной цикл работы устройства, Сприходом сигнала С 1 на выходах узлов 8сформируются соответствующие значенияпроизводных бгйх, бг/оу и методическойпогрешности б. На выходе умножителей 11,12 будут вычислены значения частных погрешностей бх/х Ьх и б/уЛу, которые суммируются на сумматоре 9, на выходесумматора 11 - полная погрешность, включающая методическую погрешность б, тоесть на первый вход схемы 7 сравнения исоответствующий информационный входмультиплексора 19 подается значение погрешности, вычисленное по формулеЬ= бг/бх+ бгйу+ б.Кроме того, с выходов результата узла 8значения г подаются на соответствующие информационные входы мультиплексора 18.По сигналу С 2 схемы 7 сравнения выдают результаты сравнения, характеризующие допустимую погрешность 6. Еслипогрешность вычислений функции большедопустимой, то на выходе схему 7 появитсяединица, которая по сигналу СЗ увеличит наединицу содержимое счетчика 6 и запишется в соответствующий разряд сигнала регистра 14, Блок 17 формирует адресвыбранной версии реализованной функции.Прошивка блока 17 определяет выбор первой версии реализации функции, для которой погрешность не превосходитдопустимую,Пример задания таблицы истинностиблока 17 для трехверсионной реализацииприведен в таблице.По сигналу С 4 выбранное значение гзаписывается в регйстр 15, а значение Ьг -в регистр 16.Устройство готово к следующему циклуработы. Диаграмма подачи сигналов С 1 - С 4приведены на фиг. 2.Количество сбоев, подсчитанное в счетчиках 6, определяет точность соответствующей версии реализуемой функции.Ф ормул а изо 6 рете н и яУстройство для оценки точности вычислений, содержащее распределитель импульсов, вход пуска которого является одноименным входом устройства, регистр первого и регистр второго операндов, регистр погрешности первого и регистр погрешности второго операндов, регистр 5 допустимой погрешности, регистр погрешности результата, группа выходов которого является группой выходов погрешности результата устройства и блок вычислений, в состав которого входят узел вычислений, 10 два умножителя, первый сумматор и схемасравнения, первая группа информационных входов которой подключена к группе разрядных выходов регистра допустимой погрешности, первый и второй и третий 15 выходы распределителя импульсов соединены с синхровходами регистра погрешности результата, схемы сравнения и узла вычислений, первая и вторая группы информационных входов которого подключены к 20 группам разрядных выходов регистров первого и второго операндов соответственно, первая и вторая группы выходов частных производных узла вычислений соединены с первыми группами входов первого и второ го умножителей соответственно, вторыегруппы входов которых подключены к группам разрядных выходов регистра погрешности первого и регистра погрешности второго операндов соответственно, о т л и ч а ю щ е е с я тем, что, с целью повышенияточностив него введены и - 1 блоков вычислений, где и - возможное число реализаций вычисляемой функции, регистр состояния, блок приоритета, два мультиплексора и ре гистр результата, кроме того, каждый 1-йблок вычислений ( =.,1, п) дополнительно содержит второй сумматор и счетчик сбоев, причем группы выходов первого и второго умножителей соединены с первой и второй 40 группами входов первого сумматора, группавыходов которого соединена с первой группой входов второго сумматора, вторая группа входов которого подключена к группе выходов методической погрешности узла 45 вычислений, группа выходов второго сумматора соединена с второй группой информационных входов схемы сравнения, выход схемы сравнения соединен со счетным входом счетчика сбоев, первые и вторые группы 50 информационных входов узла вычислений)-го блока вычислений О = 2 й -1) подключены к группам разрядных выходов регистров первого и второго операндов соответственно, вторые группы входов первого и второго умножителей )-го блока вычислений подключены к группам разрядных выходов регистров погрешности первого и второго операндов соответственно, первая группа информационных входов схемы сравнения)-го блока вычислений подключена к группе1830532- выходы. Значениебо О, либо 1). П риме чан ие,Х 1 ХЗ входы.У 1таблице означает пооизвольный сигнал разрядных выходов регистра допустимой погрешности, синхровходы схемы сравнения и узла вычислений -го блока вычислений подключены соответственно к второму и третьему выходам распределителя импульсов, четвертый выход которого соединен с синхровходом регистра состояния и с входом разрешения счетчика сбоев 1-го блока вычислений, выход переполнения счетчика сбоев 1-го блока вычислений является 1-м выходом группы выходов сбоев устройства, выход схемы сравнения 1-го блока вычислений соединен с 1-м информационным входом регистра состояния, группа выходов которого соединена с группой входов блока приоритета, группа выходов которого соединена поразрядно с адресными входами первого и второго мультиплексоров, группы выходов которых соединены с группами информационных входов регистра погрешно сти результата и регистра результата,синхровход которого подключен к первому выходу распределителя импульсов, 1-я группа информационных входов первого мультиплексора подключена к группе выходов 10 второго сумматора 1-го блока вычислений,1-я группа информационных входов второго мультиплексора подключена к группе выходов результата узла вычислений 1-го блОка вычислений, группа разрядных выходов ре-.15 гистра результата является группой выходов результата устройства,1830532 С 2 илипенко Производственно-и едактор Н. Коляаказ 2623ВНИИПИ Госу оставитель А. Лисиченокехред М. Моргентал Корректо Тираж Подписноерственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 кий комбинат "Патент", г. Ужгород, ул. Гагарина, 101