Устройство для коррекции эквидистанты

СОЮЗ СОВЕТСКИХ СОЦИАЛИСТИЧЕСКИ 0390 ЕТЕНИ И ЗО ститут .Тишин Ратмивление 966, с,ы чис М,:Ма 10 ГОСУДАРСТВЕННОЕ ПАТЕНТНОВЕДОМСТВО СССР(71 Пензенский политехнический ин(56 Агурский М.М., Вульфсон И.А.,ро А,А, Числовое программное упрастайками, - М,; Машиностроение,58:64.Кошкин В.А. Аппаратные систелового программного управления. -шийостроение, 1989, с, 89-90,53)5 6 05 В 19/00, 19/4(54) УСТРОИСТВО ДДИ СТАНТЫ(57) Использование: в системах числового программного управления станками (СЧПУ) и других системах управления технологическим оборудованием, Цель - повышение быстродействия, Сущность изобретения: устройство для коррекции эквидистанты состоит из дополнительных первого (6) и второго (7) элементов И, регистра (11) и элемента задержки (9), вход которого объединен с управляющим входомтретьего счетЛЯ КОРРЕКЦИИ ЭКВИ1803904 Еу= ДУ В- Дгф У.,ДХ Х. ДУ У. Е,= ДХ В- Ьф Х.,чика (4) импульсов и подключен к выходу элемента И (8), выход соединен с вторым входом элемента ИЛИ (5), первый вход которого соединен с объединенными между собой входами установки в "0" первого (2) и второго (3) счетчиков импульсов, входом синхронизации третьего счетчика импульсов (4), входом синхронизации регистра (11), информационные входы которого соединены с шиной Р устройства, информационные выходы подключены к третьей группе входов линейного интерполятора (1), первый выход которого соединен с первым входом первого дополнительного элемента И (6), выход которого подключен к управляющему Изобретение относится к вычислительным средствам систем управления и автоматизации производственных процессов и может быть использовано в системах числового программного управления станками (СЧПУ) и других системах управления технологическим оборудованием,Целью изобретения является повышение его быстродействия,На чертеже изображена структурная схема устройства для коррекции эквидистанты,Устройство содержит линейный интерполятор 1, первый, второй и третий счетчики импульсов 2 - 4, элемент ИЛИ 5, два дополнительных элемента И 6 и 7, элемент И 8, элемент задержки 9, ВЯ-триггер 10, регистр 11 и генератор 12 импульсов тактовой частоты,Линейный интерполятор 1 состоит из двух одинаковых вычислительных блоков 13 и 14, каждый из которых содержит регистр 15, сумматор 16, блок элементов И 17 и триггер 18.Работа устройства для коррекции эквидистанты основана на следующих математических зависимостях, Величины корректирующих поправок ДХ и ДУ определяются из системы уравнений где Хн; Ун и В - координаты начальной точкизаданной дуги и ее радиус; Ьф - величинакоррекции радиуса, Из системы уравнений(1) получим оценочные функции: входу первого счетчика (2), второй вход объединен с вторым входом второго дополнительного элемента И (7) и соединен с выходом элемента И (8), второй выход линейного интерполятора соединен с первым входом второго дополнительного элемента И (7), выход которого подключен к управляющему входу второго счетчика импульсов (3), причем шина "Пуск" устройства соединена с вторым управляющим входом линейно, го интерполятора (1), третий управляющий вход которого подключен к выходу элемента ИЛИ (5). Положительный эффект; сокращение времени вычисления эквидистанты, 1 зп.флы,1 ил. которые являются аналитической формойзаписи уравнений прямых в системах коор 5 динат В, Х и В, У соответственно. Интерполяция осуществляется в этих двухплоскостях одновременно. Причем, еслиоценочная функция больше или равна нулю,очередной шаг дается по оси В (большей),10 если меньше ноля - по осям Х, У и В одновременно,При шаге по оси В оценочные функциивычисляются как; 15 Ех= Ех Хн, Еу= Еу-Ун при шаге по осям Х, У и В оценочные функции имеют вид; 20 Ех = Ех+ В - Хн, Еу = Еу+ В Ун,Причем оценочные функции Ех вычисляются в первом вычислительном блоке13, а оценочные функции Еу - во втором25 вычислительном блоке 14 линейного интерполятора 1,Устройство работает следующим образом, Перед началом вычислений по сигналу"Пуск" в регистр 11 и третий счетчик 4 зано 30 сятся величины В и Ьф (последняя величина в дополнительном коде) соответственно,а первый и второй счетчики 2 и 3 обнуляются.Кроме того, сумматоры и триггеры в вычислительных блоках линейного интерполятора ус 35 танавливаются в нулевое состояние, а врегистры вычислительных блоков заносятсязначения Хн и Ун в дополнительном коде.После этого устройство начинает вычислятьвеличины корректирующих поправок по осям40 Х и У, Поскольку вычислительные блоки фун1803904 кционируют одинаково и синхронно во времени, работу устройства рассмотрим на примере первого вычислительного блока 13 при вычислении поправки ЬХ.Сигнал с выхода ВЯ-триггера 10 открывает элемент И 8 и импульсы высокой час-тоты с выхода генератора 12 импульсов начинают поступают на управляющие входы элементов устройства, Каждый импульс 10 15 20 25 30 обеспечивает выполнение следующих операций; увеличение содержимого третьего счетчика 4 на единицу: подсуммирование к содержимому сумматора 16 дополнительного кода величины Хн с выхода регистра 15(т,е, Рх = Ех - Хн) и, если триггер 18 установлен в единичное состояние(т.е. предыдущее значение оценочной функции меньше нуля), подсуммирование к содержимому сумматора 16 величины В, которая проходит с выхода регистра 11 через открытые элементы блока элементов И 17. Кроме того, если триггер 18 был установлен в единичное состояние, т.е, РхО, сигнал с выхода элемента И 8 через открытый элемент И 6 обеспечивает увеличение содержимого первого счетчика 2 на единицу. В том случае, если триггер был установлен в нулевом состоянии, т,е, Рх0 и шаг по оси Х не делается, элемент И 6 закрыт и содержимое первого счетчика 2 не меняется Сигнал с выхода элемента И 8 задерживается элементом задержки 9 на интервал времени, достаточный для осуществления операции суммирования в сумматоре 16, Сигнал с выхода элемента задержки 9 через элемент ИЛИ 5 поступает на управляющий вход триггера 18, устанавливая его в состояние, соответствующее значению старшего (знакового) разряда сумматора 16.Указанная последовательность операций будет повторяться до момента поступления на вход третьего счетчика 4 числа импульсов, равного величине Ьгф, при этом счетчик 4 переполнится и сигнал с выхода его старшего разряда сбросит в нуль ВЯ- триггер 10. Элемент И 8 закрывается и генератор 12 импульсов отключается. В этот момент синхронно в первом и втором счетчиках 2 и 3 будут сформированы величины корректирующих поправок ЛХ и ЛУ.Быстродействие предлагаемого устройства и прототипа можно оценить следующим образом. Время вычисления в и рототи пе составит Т 1 = ЬгфК т, где К - коэффициент превышения частоты, показывающий, во сколько раз тактовая частота генератора импульсов превышает выходную частоту вычислительного блока (линейного интерполятора), т - тактовая 35 40 45 50 55 частота генератора, Для структуры в устройстве прототипе К = 2, где и-разрядностььсчетчика величины Лгф, Время вычисления в предлагаемом устройстве составит Т 2 = =Лгф 2 К т, где К = 1. Следовательно, выигрыш в быстродействии обеспечивается в 2"раз,Таким образом, предлагаемое устройство для коррекции эквидистанты по сравнению с известными устройствами и прототипом обладает более высоким быстродействием.Введение в устройство дополнительно двух элементов И, регистра, элемента задержки и новых связей способствовало достижению поставленной цели,Формула изобретения 1. Устройство для коррекции эквидистанты, содержащее линейный интерполятор, первый, второй и третий счетчики импульсов, элемент ИЛИ, первый элемент И, ВЯ-триггер и генератор импульсов тактовой частоты, выход которого соединен с первым входом первого элемента И, второй вход которого подключен к выходу ВЯ-триггера, а выход соединен с управляющим счетом входом линейного интерполятора, первая и вторая группы информационных входов которого соответственно соединены с шиной аргумента Хн и шиной аргумента У устройства, шина "Пуск" устройства подключена к 5-входу ВЯ-триггера и к первому входу элемента ИЛИ, причем группа информационных выходов первого счетчика импульсов соединена с выходной шиной ЛУ устройства, группа информационных выходов второго счетчика импульсов соединена с выходной шиной устройства, группа информационных входов третьего счетчика импульсов подключена к шине Лгф устройства, выход старшего разряда третьего счетчика импульсовсоединен с В-входом ВЯ-триггера, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в устройство введены второй и третий элементы И, регистр и элемент задержки, вход которого объединен с управляющим счетом входом третьего счетчика импульсов и подключен к выходу первого элемента И, выход элемента задержки соединен с вторым входом элемента ИЛИ, вход установки в "0" первого и второго счетчиков импульсов, вход синхронизации третьего счетчика импульсов и вход синхронизации регистра соединен с Я-входом ВЯ-триггера, группа информационных входов регистра соединена с В-шиной устройства, группа информа1803904 25 30 40 45 50 Составитель И. ШвецТехред М,Моргентал Корректор П, Гереши Редактор Т, Иванова Заказ 1057 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101 ционных выходов регистра подключена к третьей группе информационных входов линейного интерполятора, первый выход которого соединен с первым входом второго элемента И, выход которого подключен к управляющему счетом входу первого счетчика импульсов, второй вход второго элемента И объединен с первым входом третьего элемента И и соединен с выходом первого элемента И, второй выход линейного интерполятора соединен с вторым входом третьего элемента И, выход которого подключен к управляющему счетом входу второго счетчика импульсов, причем шина "Пуск" устройства соединена с первым управляющим установкой входом линейного интерполятора, второй управляющий установкой вход которого подключен к выходу элемента ИЛИ.2, Устройство по и, 1, о т л и ч а ю щ е ес я тем, что линейный интерполятор содержит два вычислительных блока, каждый из которых состоит из регистра, сумматора,блока элементов И и триггера, выход которого подключен к соответствующему выходу линейного интерполятора и к первой группе входов блока элементов И, вторая группа вхо дов которого соединена с третьей группойинформационных входов линейного интерполятора, выходы подключены к первой группе информационных входов сумматора, вторая группа входов которого соединена с инфор мационными выходами регистра, выход старшего разряда которого подключен к первому управляющему входу триггера, второй управляющий вход которого соединен с вторым управляющим установкой входом линейного 15 интерполятора соответственно, группа информационных входов которого подключена к информационным входам регистра, установочный вход которого объединен с входом установки в "0" сумматора и соединен с пер вым управляющим установкой входом линейного интерполятора, управляющий счетом вход которого подключен к входу управления режимом суммирования сумматора,