Троичный триггер на ттл-инверторах

72 СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСГ)УБЛИК 7 А 19) П )15 Н 03 К 3/29 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИ РСКОМУ СВИДЕТ У(71) Кустовой вычислительнырусского республиканского б центр Белока Госбанка менков СССР88.СССР88.ТТЛ-ИН ВЕРк импульснои, овано в элекки, телемеха- ХНИКИ, ЦРЛЬ дежности, поСССР(54) ТРОИЧНЫЙ ТРИГГЕР НАТОРАХ(57) Изобретение относитсятехнике и может быть использтронных устройствах автоматиники и вычислительной теизобретения - увеличение на Изобретение относится к импульсной . технике и может быть использовано в электронных устройствах автоматики, телемеханики и вычислительной техники.Цель изобретения - увеличение надежности путем упрощения, повышение быстродействия и уменьшение потребляемой мощности.На чертеже представлена принципиальная электрическая схема троичного триггера на ТТЛ-инверторах.Троичный триггер на ТТЛ-инверторах содержит первый 1, второй 2 и третиймногоэмиттерные транзисторы первого типа проводимости, первый 4 и второй 5 сложные выходные инверторы на транзистОра вышение быстродеиствия и уменьшение потребляемой мощностиТроичный триггер на ТТЛ-инверторах. содержит три многоэмиттерных транзистора первого типа проводимости, два сложных выходных инвертора на транзисторах первого типа проводимости, включающие фазорасщепляющий транзистор, транзисторный ключ с общим эмиттером и эмиттерный повторитель, три резистора и токовое зеркало (отражатель тока).на тоанзисторах второго типа проводимости. Введение токового зеркала позволяет упростить троичный триггер, уменьшить потребляемую мощность, так как в первом устойчивом состоянии все транзисторы триггера закрыты, Увеличение быстродействия достигается за счет того, что транзисторы токового зеркала работают на грани насыщения, 1 ил. первого типа проводимости, включающие соответственно фазорасщепляющие транзисторы б и 7, транзисторные ключи на транзисторах 8 и 9, эмиттеры которых соединены с общей шиной 10 и эмиттерные повторители на транзисторах 11 и 12. Базы транзисторов 1.и 2 соединены соответственно через первый 13 и второй 14 резисторы с выходным выводом токового зеркала, содержащего транзисторы 15 и 16 второго типа проводимости, База транзистора 3 соединена через третий резистор 17 с входным выводом токового зеркала, который через четвертый 18 и пятый )9 резисторы соединен соответственно с коллек)орами фазорасщепляющих транзисторов 6 и 7, Обвертора 4 и с первой выходной шиной 22,второй эмиттер транзистора 1 соединен с 10 15 20 25 30 35 ся в прямом направлении, транзистор 2открывается и ток базовой цепи транзистора подается на вход инвертора 5. На выход 50 щий вывод токового зеркала соединен с шиной 20 питания, коллекторы транзисторов 1 и 2 соединены соответственно с базами фазорасщепляющих транзисторов 6 и 7. Первый эмиттер транзистора 1 соединен с выходом сложного. инвертора 5 и с второй выходной шиной 21, первый эмиттер трэнзистора 2 соединен с выходом сложного инвторым эмиттером транзистора 2 и с первой входной шиной 23, третий эмиттер транзистора 1 соединен с первым эмиттером транзистора 3 и с второй входной шиной 24,второй эмиттер транзистора 3 соединен с третьим эмиттером транзистора 2 и стретьей входной шиной 25. Троичный триггер на ТТЛ-инверторахработает следующим образом. В исходном состоянии при высоких уровнях напряжения на входных шинах 23- 25 фазорасщепляющие транзисторы 6 и 7 закрыты, на входе токового зеркала нет тока, соответственно нет тока на выходе токового зеркала. Это первое устойчивое состояние. Поэтому тока через резисторы 13 и 14 нет, и транзисторы 6 и 7 закрыты. При поступлении на входную шину 24 низкого уровня напряжения течет ток по цепи: шина 20 питания - общий и входной выводы токового зеркала - резистор 17 - переход база - эмиттер транзистора 3 - входная шина 24, Транзистор 1 насыщается и подсоединяет к нулевому потенциалу вход инвертора 4. На выходной шине 22 остается высокий уровень напряжения. База - коллекторный переход транзистора 2 смещаетной шине 21 установится низкий уровень напряжения, который будет удерживать транзистор 1 в насыщенном состоянии после окончания входного импульса на входной шине 24. Открытый транзистор 7 будет поддерживать ток через резистор 19 и входной вывод токового зеркала. Поэтому будет поддерживаться выходной ток токового зеркала, который через резистор 14 и переход база. - коллектор транзистора 2 будет удерживать транзистор 7 в открытом состоянии и обеспечивать устойчивость этого состояния триггера. Таким образом триггер переключается из первого устойчивого состояния во второе устойчивое состояние.Если триггер находится в первом устойчивом состоянии и на входную шину 25 поступает низкий уровень напряжения, то аналогичным образом триггер переключится и будет сохранять третье устойчивое состояние в силу симметрии схемы.Если триггер находится во втором устойчивом состоянии и на входную шину 25поступает низкий уровень напряжения,транзистор 2 насыщается и тем самым подсоединяется. к нулевому потенциалу входсложного инвертора 5. На выходной шине21 устанавливается высокий уровень напряжения, который подается на один из эмиттеров транзистора 1, База - коллекторныйпереход транзистора 1 смещается в прямомнаправлении и ток базовой цепи транзистора 1 поступает на вход сложного инвертора4 и открывается транзистор 6, На выходнойшине 22 устанавливается низкий уровеньнапряжения, который будет удерживатьтранзистор 2 в насыщенном состоянии после окончания входного импульса на входной шине 25.Открытый транзистор 6 поддерживаетток через резистор 18 и входной вывод токового зеркала, выходной ток которого через резистор 13 и переход база - коллектортранзистора 1 поддерживает транзистор б воткрытом состоянии, обеспечивая устойчивость этого состояния триггера, Таким образом, триггер переключается из второгоустойчивого состояния в третье устойчивоесостояние,Если триггер находится в третьем устойчивом состоянии и на входную шину 24 поступает низкий уровень напряжения, тоаналогичным образом триггер переключается и будет сохранять второе устойчивое состояние в силу симметрии схемы,Если триггер находится во втором устойчивом состоянии и на входную шину 23поступает низкий уровень напряжения,транзистор 2 насыщается. Транзистор 1 насыщен, фазорасщепляющий транзистор 6закрыт, закрывается фазорасщепляющийтранзистор 7, исчезает ток через токовое5 зеркало, После окончания входного импульса на входной шине 23 фазорасщепляющиетранзисторы останутся закрытыми, так какнет тока через токовое зеркало, и на выходных шинах 21 и 22 установятся высокиеуровни напряжений. Триггер переключается в первое устойчивое состояние.Если триггер находится в третьем устойчивом состоянии и на входную шину 23 поступает низкий уровень напряжения, то5 аналогичным образом триггер переключится и будет сохранять первое устойчивое по.ложение в силу симметрии схемы,В предлагаемом устройстве уменьшеночисло связей между элемен 1 ами, что упрощаетустройство и топологию его интегрального "зготовления, э также уменьшает площадь, занимаемую на кристалле.В первом устойчивом состоянии предлагаемое "устройство практически не потребляет энергии от источника питания, потому что все транзисторы триггера закрыты. Это уменьшает потребляемую мощность.Быстродействие триггера увеличивается за счет того, что транзисторы токового зеркала работают на грани насыщения, поэтому переключаются значительно быстрее, чем инверторы, а обратная связь замыкается через первый каскад инверторов (фазорасщепляющие транзисторы).Формула изобретения Троичный триггер на ТТЛ-инверторах, содержащий первый, второй и третий многоэмиттерные транзисторы первого типа проводимости, первый и второй сложные выходные инверторы на транзисторах первого типа проводимости, включающие фазорасщепляющий транзистор. транзисторный ключ с общим эмиттером и эмиттерный повторитель, выходы сложных выходных инверторов подключены к первому и второму выходам триггера, базы первого, второго и третьего многоэмиттерных транзисторов соединены соответственно с первыми выводами первого, второго и третьего резисторов; коллекторы первого и второго многоэмиттерных транзисторов подключены соответственно к базам фазорасщепля.ющих транзисторов первого и второго сложных инверторов, коллекторы фазорасщепляющих транзисторов подклю 5 чены соответственно к первым выводам четвертого и пятого резисторов, первый эмиттер второго многоэмиттерного транзи.стора соединен с выходом первого сложного инвертора, первый эмиттер первого 10 многоэмиттерного транзистора соединен свыходом второго сложного инверторэ, второй эмиттер первого многоэмиттерного транзистора соединен с вторым эмиттером второго многоэмиттерного транзистора и с 15 первой входной шиной, третий эмиттер первого многоэмиттерного транзистора соединен с первым эмиттером третьего многоэмиттерного транзистора и с второй входной шиной, третий эмиттер второго 20 многоэмиттерного транзистора соединен свторым эмиттером третьего многоэмиттерного транзистора и с третьей входной шиной, о т л и ч а ю Щ и й с я тем, что, с целью увеличения надежности, повышения быст родействия и уменьшения потребляемоймощности, в него введено токовое зеркало (отрэжатель тока) на транзисторах второго типа проводимости, общий вывод которого соединен с шиной питания, входной вывод 30 токового зеркала соединен с вторыми выводами третьего, четвертого и пятого резисторов, а выходной вывод соединен с вторыми выводами первого и второго резисторов.1727197 рректар И. Мус дактор Э.Слига НГ ССС производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 10 ставитель А.Янов хред М.Моргентал Заказ 1283 Тираж ВНИИПИ Государственноо комитета по и 113035, Москва, Ж, Подписноеретениям и открытиям ишская наб., 4/5