Rs-триггер

(5) 5 ЕНИ СВИДЕТЕЛЬСТВ ОРС ми,ными усилите ожного ухудш нее за- арамете линеи т возм ми, ия ические элеии, которые нентов и пименного тоеризуются особеннотиристорные лог ретном исполнен еактивныхком по фазной сети пере менты характ положительными уют стабил ия, элемент нап ряжени т 0,5 до 1,2 я по выход зированных источ работают при ко питания сетиОн и коэффициент 5; ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ПИСАНИЕ ИЗ(71) Научно-производственное объеди- .нение по автоматизации горнорудныхметаллургических предприятий и энергетических объектов черной металлургии "Днепрчерметавтоматика"(56) Приборы системы управления, 1971, М4, с,36-38,Микросхемы интегральные полупроводниковые. Сер, К 523. Руководство по применению СТП ШМ 005.134, 1980, г.Запорожье,организация "ГАММА", с.67-69,(57) Изобретение относится к импульснойтехнике и может быть использовано в устройствах автоматики и вычислительной техИзобретение относится к импульсной технике и может быть использовано в.устройствах автоматики и вычислительной техники,Маломощные тиристоры нашли приме-. нение в качестве активных компонентов логических элементов промышленной автоматики.По сравнению с транзисторами тиристоры имеют ряд существенных преимуществ; более широкий диапазон рабочих напряжений и токов, большой коэффициент усиления по току, свойство "памяти" (тири- стор после включения помнит поданный на него сигнал), являясь ключевыми прибора 2ники. Цель изобретения -увеличение помехоустойчивости по входам. ВЯ-триггер содержит четыре тиристорных элемента ИЛИ - НЕ и четыре шины питания четырехтактных взаимно перекрывающихся импульсов напряжения трапецеидальной формы. Введение третьего и четвертого тиристорных элементов ИЛИ - НЕ и четырех шин питания четырехтактных взаимно перекрывающихся импульсов напряжения трапецеидальной формы позволяет увеличить помехоустойчивость по входам ЙЯ-триггера, так как вероятность появления двух импульсных помех в соседних интервалах времени, когда тиристорные элементы ИЛИ - НЕ принимают информацию, имеет величину гораздо меньшую, чем вероятность совпадения импульсной помехи и интервала времени, когда по входу устройства принимается информация, 6 ил. висят оров.Известныменты в дискне содержат ртаются от трехка, Эти элеследующимистями:не требников питанлебанияхдиапазоне оразветвлени"Подпор" элемента 40 45 50 55 имеют "идеальную" устойчивость по логическому нулю, так как тиристор после включения не чувствителен к помехам, и высокую устойчивость по логической единице - 8 В;уровень внутренних коммутационных помех имеет минимально возможную величину, так кэк тиристор включается и выключается в рассматриваемыхэлементах при 1 т =О Оп=О.ВЯ-триггер на этих элементах реализуется на двух тиристорных элементах ИЛИНЕ. В этом ЙЯ-триггере положительная обратная связь реализована благодаря тому, что выход первого логического элемента подключен к одному из входов второго логического элемента, выход которого подключен.к одному из входов первого логического элемента и элементы ИЛИ - НЕ питаются от выпрямленных двухимпульсных напряжений, каждое длительностью 300 эл.град., сдвинутых друг относительно друга на 120 эл.град. При этом нулевые значения напряжения питания одного элемента перекрываются положительным напряжением на другом элементе и наоборот,Эти элементы не содержат реактивных компонентов и поэтому пригодны для реализации в монолитном исполнении по стандартной технологии биполярных ТТЛ ИС,Однако эти элементы и соответственно ВЯ-триггер, построенный на этих элементах, при их реализации в монолитном исполнении имеют недостаток, заключающийся в малой устойчивости к дестабилизирующим воздействиям по логической единице. Это объясняется уменьшением величины напряжения питания, что необходимо для уменьшения выделяемой в элементах мощности,Тиристорные логические элементы с питанием от 3-фазной сети переменного тока послужили основой, на которой были разработаны и освоены в серийном производстве тиристорные динамические высокопомехоустойчивые логические интегральные схемы серии К 523, имеющие высокую помехоустойчивость в обоих логических состояниях. Питание ИС серии К 523 осуществляется от иСточника импульсных взаимно перекрывающихся двух или трехтактных трапеце.идальных напряжений с амплитудой ОО =, =6 В 10%.На фиг,1 приведена принципиальная схема базового элемента ИС серии К 523.На фиг.1 обозначены; 1-4 - входы элемента; 5-15 - диоды; 16 - 25 - резисторы 26-28 - транзисторы; 29 - тиристор; 30 - клемма для подключения напряжения "подпора" Опод, 31 - клемма для подключения импульсного трапецеидального напряжения питания; 32 - общая точка элемента; 33- выход элемента,В составе логического элемента ИС серии К 523 имеется узел "защелки", выполненный на транзисторах 26 и 27, который обеспечивает включение элемента только в интервале времени 1 - 2 каждого периода его напряжения питания, что резко повышает порог срабатывания логического элемента Опор.1 до 25 В в интервале времени 2 - 360 его выключенного состояния. При подаче на вход элемента сигнала управления Оу, сдвинутого относительно напряжения питания, тиристор 29 включается и запоминает поданный на него сигнал до конца периода напряжения питания элемента. В этом состоянии логического элемента его порог срабатывания Оп 0 р, 25 В, так как тиристор после включения благодаря внутренней положительной обратной связи нечувствителен к помехам по цепи управления,Для повышения устойчивости интегральных тиристоров к импульсным помехам на их анодах используется как наиболее эф. фективный и экономический метод подавлеаОния эффекта путем предварительногоатзаряда емкости центрального перехода тиристора от вспомогательного источника постоянного напряжения О 0 д, который подключается к неинформационному входу При определении статических характеристик срабатывания логических ИС,различных серий наиболее достоверной является их оценка по методике, учитывающей мощность дестабилизирующих воздействий и механизм проникновения этих воздействий в систему автоматики (через емкостные или индуктивные связи, через электронное поле),Выполненное по такой методике экспериментальное исследование ИС серии К 523 показало, что максимальной устойчивостью ко всем видам дестабилизирующих воздействий в интервале времени 2-360 обладают ИС серии К 523. В порядке уменьшения устойчивости остальные серии располагаются в следующем порядке: К 5116, К 561, К 155, К 176. В интервале 0 - 2 максимальной устойчивостью обладают ИС серии К 511. В порядке уменьшения устойчивости в этом интервале времени остальные серии располагаются в следующем порядке: К 561, К 523, К 155, К 176. Выполнение ИС серии К 523 с использованием в качестве активных компонентов двуханодных тиристоров позволя25 55 ет иметь в этом интервале времени устойчивость к дестабилизирующим воздействиям такую же, как и у серии К 511. При этом следует отметить, что потребление мощности вентиля серии К 523 составляет 40 потребления мощности вентиля серии К 511. Оценка помехоустойчивости тиристорной логической ИС ИЛИ-НЕ приведена вработе, где на основании математическоймодели процеса накапливания и рассасыва ния заряда в тиристоре логической ИС под действием входного импульса помехи предложена методика анализа помехоустойчивости тиристорной логической ИС ИЛИ-НЕ методом статистического моделирования на ЦВМ,Помехоустойчивость тиристорной логической ИС определена как вероятность Р(т) появления не менее одного одиночногосбоя за время 1, В качестве модели помех 20 был принят поток экспоненциал ьн ых импульсов напряжения, экспериментально наблюдаемый на стане 350 металлургического завода им.Дзержинского. Этот поток имеет следующие статистические характеристики: распределение амплитуд импульсов описывается логнормальным законам (,и Од = 8,83 В - оценка математичсского ожидания амплитудного значения импульса; д Од = 3,4 В - оценка среднего квадратичного отклонения 30 амплитудного значения импульса); распределение длительностей импульсов - законом Вейбулла ( р х = 0,49 10 С - оценка математического ожидания постоянной х, характеризующей спад экспоненциального 35 импульса; ох=0,18 10 С - оценка среднего квадратичного отклонения постоянной х); распределение появления импульсов во времени- законом Пуассона ( А= 0,2 имп,/с - оценка интенсивности потока импульсйых 40 экспоненциальных помех).В соответствии с предложенной методикой поток выбросов заряда Ош, накопленного в базах тиристора в интервалах времени 292,5 - 360, 0 - 20 каждого перио да напряжения питания и превышающих. критический уровень Ош,рсравнивается со стационарным детерминированным по-. током Хп, частота которого равна частоте питания тиристорных логических ИС, а дли-. 50 тельность каждого импульса равна длитель; ности интервала (1 - 20) напряжения питания, определяются области пересечения этих потоков, т.е. находится поток совмещенных импульсов Хс (сбоев) и определяются его статистические характеристики, Помехоустойчивость тиристорной логической ИС ИЛИ-НЕ при этом равна;Реб кбгэ (20 с)" 0,12 (переход 1/О); Рсб коз (20 с) = 0,15 (переход О/1),Для сравнения отметим, что при тех жепараметрах потока помех Рсбк 5 и (20 с) = 0,95для обоих переходов.Прототипом предлагаемого устройстваявляется ЯЯ-триггер, построенный на двухописанных выше тиристорных интегральных элементах ИЛИ-НЕ серии К 523 (К 523Л Е 1),На фиг,2 приведена принципиальнаясхема триггера-прототипа,На фиг.2 обозначены: 34- 3-вход триггера; 35 и 36 - тиристорные элементы ИЛИ-НЕ; 37 - инверсный выход триггера; 38 -В-вход триггера; 39 - прямой выход триггера,Такой ЯБ-триггер образуется путем подключения выхода первого интегрального логического элемента 35, к одному из входоввторого интегрального логического элемента 36, выход которого подключен к одномуиз входов первого интегрального логического элемента, Элементы ИЛИ-НЕ питаютсяот импульсных трапецеидальных напряжений, каждое длительностью, например,294,5 эл,град., сдвинутых друг относительнодруга на 120 или 240 эл.град. При этом нулевые значения напряжения питания одногоэлемента перекрываются положительнымнапряжением на другом элементе и наоборот. Например, элемент 35 питается импульсным трапецеидальным напряжениемО 1, а элемент 36 - импульсным трапецеидальным напряжением Ои; сдвинутым относительно напряжения О на 120 эл.град.Помехоустойчивость ЙЗ-триггера по Йи 5-входам определяется помехоустойчивостью образующих его тиристорных интегральных логических элементов ИЛИ-НЕсерии К 523,ЯЯ-триггер также отличает значительноменьшая, чем у ВЯ-триггера, реализованного на ИС серии К 511, мощность потребления,Однако данный ВЯ-триггер имеет недостаток: его помехоустойчивость по й- и Явходам в случае прямого управления.этимтриггером от датчиков в системе промышленной автоматики имеет недостаточную величину.В предлагаемое устройство дополнительно введены третий и четвертый тиристорные элементы ИЛИ-НЕ и четыре шиныпитания четырехтактных взаимно перекрывающихся импульсов напряжения трапецеидальной формы, при этом входы питанияпервого, второго, третьего и четвертого элементов ИЛИ-НЕ подключены соответственно к первой, третьей, второй и четвертойшинам питания, входы "Подпор" третьего ичетвертого тиристорных элементов ИЛИНЕ подключены к шине постоянного напряжения, первый вход третьего тиристорного элемента ИЛИ-НЕ подключен к первой входной клемме, второй вход подключен к выходу второго тиристорного элемента ИЛ И - НЕ, выход третьего тиристорного элемента ИЛИ-НЕ подключен к третьему входу второго тиристорного элемента ИЛИ - НЕ и первому входу четвертого тиристорного элемента ИЛИ - НЕ, второй вход которого подключен к выходу первого тиристорного элемента ИЛИ - НЕ, третий вход подключен к второй входной клемме, а выход подключен к третьим входам первого и третьего тиристорных элементов ИЛИ-НЕ,На фиг.З приведена принципиальная схема предлагаемого устройства.На фиг,З обозначены: 1 - первая шина источника четырехтактных взаимно перекрывающихся импульсов напряжения трапецеидальной формы; 2 - вторая шина источника четырехтактных взаимно перекрывающихся импульсов напряжения трапецеидальной формы; 3 - третья шина источника четырехтактных взаимно перекрывающихся импульсов напряжения трапецеидальной формы, 4 - четвертая шина источника четырехтактных взаимно перекрывающихся импульсов напряжения трапецеидальной формы; 5 - шина источника постоянного напряжения "подпора"; 6 - нулевая шина; 7 -3- вход ВЯ-триггера; 8-11 - тиристорные логические элементы; 12 - инверсный выход ВЯ-триггера; 13 - Я-вход ВЯ- триггера; 14 - прямой выход В 5-триггера.В соответствии с фиг.З ВЯ-триггер содержит четыре тиристорных элемента ИЛИ-НЕ 8 - 11, шины 1,2,3,4 источника импульсных трапецеидальных четырехтактных взаимно перекрывающихся напряжений, нулевую шину б этого источника, шину 5 источника положительного постоянного напряжения "подпора"; нулевые шины обоих источников обьединены. К первой шине 1 источника питания подключен вход питания элемента 8, к второй шине 2 - вход питания элемента 10, к третьей шине 3 - вход питания элемента 9, к четвертой шине 4 - вход питания элемента 11. Общие входы элементов 8-11 подключены к нулевой шине 6 истрчника питания, К шине 5 подключены неинформационные входы "Подпор" элементов 8-11. Один вход элемента 8 подключен к входной клемме 7, к этой же клемме подключен один из. входов элемента 10; клемма 7 представляет собой 5-вход предлагаемого ВЗ-триггера. Выход элемента 8 подключен к выходной клемме 12, одному из входов элемента 9 и одному из входов5 10 15 20 25 45 50 ночного, например. сигнала, сформирован 55 30 35 40 элемента 11. Клемма 12 представляет собой инверсный выход предлагаемого ВЯ-триггера. Другой вход элемента 9 подключен к входной клемме 13, к этой же клемме подключен другой из входов элемента 11, клемма 13 представляет собой Я-вход предлагаемого ВЗ-триггера. Выход элемента 9 подключен к клемме 14, второму входу элемента 8 и второму входу элемента 10. Клемма 14 представляет собой прямой вы-. ход предлагаемого ВЯ-триггера,Выход элемента 10 подключен к третьему входу элемента 9 и.третьему входу элемента 11. Выход элемента 11 подключен к третьему входу элемента 10 и третьему входу элемента 8.На фиг,4;5 и 6 представлены временные диаграммы работы ЯЯ-триггера.На фиг,4 - 6 обозначены: О 1 - напряжение на шине 1 источника питания; О 2 - напряжение на шине 2 источника питания; Оз - напряжение на шине 3 источника питания; О 4 - напряжение на шине 4 источника питания; О 1 г - напряжение на инверсном выходе 12 ВЯ-триггера; О 14 - напряжение на прямом выходе 14 ВЯ-триггера; О 1 о - напряжение на выходе тиристорного элемента ИЛИ - НЕ 10; Оц напряжение на выходе тиристорного.элемента ИЛИ - НЕ 11; О 7 -напряжение на Я-входе 7 ЯЯ-триггера; О 1 з - напряжение на В-входе 13 ВЗ-триггера,Устройство работает следующим образом,Примем, что при первоначальном включении источника напряжений питания ЯЯ- триггер, выполненный на тиристорных элементах ИЛИ - НЕ 8-11, установится в такое положение, при котором сигнал на.инверсном выходе 12 ВЯ-триггера равен логической единице, а сигнал на его прямом выходе 14 равен логическому нулю. Соответственно сигнал на выходе элемента 11 равен логическому нулю, а сигнал на выходе элемента 10 равен логической единице,Временная диаграмма функционирования предлагаемого устройства в условиях отсутствия импульсных помех на его В- и Я-входах приведена на фиг.4.При подаче на Б-вход 7 устройства одиного из напряжения шины 3 источника питания (3-й фазы), элемент 8 включается в начале следующего периода его напряжения питания (1-йфазы) и запоминает поданный сигнал до конца этого периода. Сигнал на инверсном выходе 12 устройства становится равным логическому нулю, Затем под действием того же одиночного сигнала на 3-входе 7 устройства элемент 10 включается в начале следующего периода его напряжения питания (2-й фазы) и запоминает поданный сигнал до конца этого периода напря жения питания 2-й фазы.Соответственно элемент 9 выключается в конце периода его напряжения питания (3-й фазы) и, не получив в начале следующего периода сигналы управления от элементов 8 и 10, не включается, Это приводит к тому, что элемент 9 будет теперь включать. элементы 8 и 10 в начале последующих периодов их напряжений питания. Элемент 11 также выключается в конце периода его напряжения питания (4-й фазы) и, не получив в начале следующего периода сигналы управления от элементов 8 и 10, не включается, Элемент 11 будет теперь также, каки элемент 9,включать элементы 8 и 10. Устройство перешло в другое устойчивое состояние, при котором на прямом выходе 14 ВЯ-триггера сигнал равен логической единице, а на инверсном выходе 12 - сигнал равен логическому нулю. Переход предло.- женного ВЯ-триггера в первоначальное состояние происходит под действием поданного на К-вход 13 устройства одиночного сигнала, сформированного, например, из напряжения шины 2 источника питания. Под действием этого сигнала элемент 9 включается в начале следующего периода его напряжения питания (3-й фазы) и запоминает поданный сигнал до конца этого периода, Сигнал на прямом выходе 14 устройства становится равным логическому нулю. Затем под действием того же одиночного сигнала на В-входе 13 элемент 11 включается в начале следующего периода его. напряжения питания (4-й фазы) и запоминает поданный сигнал до конца этого периода напряжения питания 4-й фазы. Соответственно элемент 8 выключается в конце периода его напряжения питания (1-й фазы) и, не получив в начале следующего периода сигналы управления от элементов 9 и 11, не включается. Это приводит к тому, что элемент 8 будет теперь включать элементы 9 и 11 в начале последующих периодов их напряжений питания. Элемент 10 также выключается в конце периода его напряжения питания (2-й фазы) и, не получив в начале следующего периода сигналы управления от элементов 9 и 11, не включается, Элемент 10 будет теперь так же, как и элемент 8, включать элементы 9 и 11, Устройство вернулось в первоначальное положение,В качестве сигналов, которые подаются на Я- и В-входы устройствамогут быть использованы как одиночные импульсы напряжения, так и серии этих импульсов, а также сигналы постоянного напряжения..Временная диаграмма функционирования предлагаемого устройства в условиях воздействия на его 3-вход 7 потока импульсных зкспоненциальных. помех приведена на фиг.5. Устройство находится при этом в таком состоянии, при котором на его инверсном выходе 12 сигнал равен логической единице, а на прямом выходе 14 - логическому нулю, При появлении импульсной помехи в интервале времени 2-360,10 питающего элемент 8 напряжения первой фазы, и в интервале времени 2-360, питающего элемент 10 напряжения второй фазы, элементы 8 и 10 на эту помеху не реагируют,15 так как в эти интервалы времени элементы 8 и 10 сигналы не принимают вообще.При появлении импульсной помехи в интервале времени 1-2 напряжения питания элемента 8 последний включается и за 20 поминает поданный на него сигнал до конца данного периода его напряжения питания,Сигнал на выходе 12 устройства в данном периоде напряжения питания становится равным логическому нулю, Однако элемент 10 в начале следующего периода 25 его напряжения питания не получает включающих его сигналов управления от элементов 9 и 11, которые в данный интервал времени еще включены, поэтому элемент 10 напряжения. питания и соответственно, в свою очередь, включаются элементы 9 и 10.Вследствие этого элемент 8 в конце периода напряжения питания, когда он был включен, выключается и в следующем пери 35 оде, не получив сигналов управления от элементов 9 и 11, остается в выключенном состоянии, т.е. устройство не перебрасывается в другое устойчивое состояние под дей 40 ствием одиночной импульсной помехи,появившейся в интервале времени, когда элемент 8 открыт для приема информации.При появлении импульсной помехи в интервале времени 1-2 напряжения питания элемента 10 последний включается и 45 запоминает поданный на него сигнал до конца данного периода его напряжения питания. Сигнал на выходе 12 устройства остается равным логической единице. Элемент 8 в начале следующего периода его напряжения питания не получает включающих его сигналов управления от элементов 9 и 11, которые в данный интервал времени еще включены, поэтому элемент 8 остается выключенным в этом периоде его напряжения питания и соответственно, в свою очередь, включает элементы 9 и 10.Вследствие этого элемент 10 в конце периода напряжения питания, когда он был включен, выключается и в следующем пери 50 55 30, остается выключенным в этом периоде его5 10 15 20 25 30 35 40 45 50 оде, не получив сигналов управления ог элементов 9 и 11, остается в выключенном состоянии, т,е. устройство не перебрасывается вдругое устойчивое состояние под действиемодиночной импульсной помехи, появившейсяв интервал времени, когда элемент 10 открытдля приема информации.Далее рассмотрим поведение устройства при появлении на его Б-входе 7 двухследующих друг за другом импульсных помех, моменты появления которых совпадают с теми соседними интервалами времени,когда элементы 8 и 10 открыты для приемаинформации.При появлении импульсной помехи винтервале времени 1-2 напряжения пита. ния элемента 8 последний включается и запоминает поданный на него сигнал до концаданного периода его напряжения питания,При появлении следующей импульснойпомехи в интервале времени 1 - 2 напряжения питания элемента 10 последний включается и также запоминает поданный нанего сигнал до конца этого периода его напряженияя питания.Соответственно элемент 9 выключаетсяв конце периода его напряжения питания(3-й фазы) и, не получив,в начале следующего периода сигналы управления от элементов 8 и 10, не включается,Это приводит к тому, что элемент 9 будет теперь включать элементы 8 и 10 в начале последующих периодов их напряженийпитания. Элемент 11 также включается вконце периода его напряжения питания 4-йфазы) и, не получив в начале следующего. периода сигналы управления от элементов8 и 10, не включается. Элемент 11 будеттеперь так же, как элемент 9, включать элементы 8 и 10. Таким образом, под действиемдвух последовательно поступивших на 3 вход 7 импульсных помех устройство перешло в другое устойчивое состояние.Следует отметить, что вероятность появления двух импульсных помех из потокапомех в соседних интервалах времени, когда элементы 8 и 10 принимают информацию, имеет величину гораздо меньшую, чемвероятность совпадения импульсной помехи и интервала времени, когда по Я-входуустройства-прототипа принимается информация, т.е. предлагаемое устройство обладает по 3-входу более высокойпомехоустойчивостью.Временная диаграмма функционирования предлагаемого устройства в условияхвоздействия на его В-вход 13 потока импульсных экспоненциальных помех приведена на фиг,6. Поведение предлагаемого ВЯ-триггера в этих условиях аналогично описанному выше режиму его работы, т.е, и по В-входу предлагаеме устройство обладает повышенной по отношению к.ВЗ-триггеру-прототипу помехоустойчивостью,Таким образом, предлагаемое устройство обладает по отношению к прототипу повышенной устойчивостью к импульсным помехам; поступающим на его Я- и В-входы.Использование предложенного ВЯ- триггера облегчает обеспечение электромагнитной совместимости устройства автоматики, выполненных на этих элементах, с окружающим электрооборудованием в производственных условиях.Формула изобретения ВЯ-триггер, содержащий два тиристорных элемента ИЛИ - НЕ, первый вход первого тиристорного элемента ИЛИ - КЕ подключен к первой выходной клемме, выход подключен к первой выходной клемме и первому входу второго тиристорного элемента ИЛИ-НЕ, второй вход которого подключен к второй входной клемме, а выход этого элемента подключен к второй выходной клемме и второму входу первого элемента ИЛИ-НЕ, входы "Подпор" первого и второго тиристорных элементов подключены к шине постоянного напряжения, о т л ич а ю щ и й с я тем, что, с целью увеличения помехоустойчивости по входам, в него введены третий и четвертый тиристорные элементы ИЛИ-НЕ и четыре шины питания четырехтактных взаимно перекрывающихся импульсов напряжения трапецеидальной формы, при этом входы питания первого, второго, третьего и четвертого элементов ИЛИ-НЕ подключены соответственно к первой, третьей, второй и четвертой шинам питания, входы "Подпор" третьего и четвертого тиристорных элементов ИЛИ-НЕ подключены к шине постоянного напряжения, первый вход третьего тиристорного элемента И - НЕ подключен к первой входной клемме, второй вход подключен к выходу второго тиристорного элемента ИЛИ - НЕ, выход третьего тиристорного элемента ИЛИ - НЕ подключен к третьему входу второго тиристорного элемента ИЛИ-НЕ и к первому входу четвертого тиристорного элемента ИЛИ-НЕ, второй вход которого подключен к выходу первого тиристорного элемента ИЛИНЕ, третий вход- к второй входной клемме, авыход - к третьим входам первого и третьеготиристорных элементов ИЛИ-НЕ,