Устройство для измерения девиации и средней частоты сигналов с линейной частотной модуляцией

(51) ПИС ОБРЕТЕН К АВТОРСКО ВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР(54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ДЕВИАЦИИ И СРЕДНЕЙ ЧАСТОТЫ СИГНАЛОВ СЛИНЕЙНОЙ ЧАСТОТНОИ МОДУЛЯЦИЕЙ(57) Изобретение может быть использовано для определения параметров сигналов с линейной частотной модуляцией. Устройство содержит линии 1, 20, 32 задержки, блок 2 деления, детекторы 3, 7, 15, фильтры 4, 8, 16 нижних частот, фазовращатели 5, 13, сумматоры 6, 14, 21, 36, аналого-цифровые преобразователи 9, 17, функциональные преобразователи 10, 18, перемножители 11, 19, 24, 26, 30, 37, блоки 12, 25, 27, 35 вычитания, таймер 22, линию 20 задержки, накапливающий сумматор 28, делитель 29, регистры 31, 33, 34. 1 ил.Изобретение относится к области электрорадиоизмерений и может использоваться для определения параметров сигналов с линейной частотной модуляцией,Целью изобретения является повышение быстродействия измерений,На чертеже представлена структурная схема устройства.Устройство для измерения девиации и средней частоты сигналов с линейной частотной модуляцией содержит последовательно включенные линию 1 задержки и блок 2 деления, к второму входу которого подключен детектор 3 через фильтр 4 нижних частот (ФНЧ), последовательно включенные фазовращатель 5, сумматор 6, детектор 7, фильтр 8 нижних частот (ФНЧ), аналого-цифровой преобразователь (АЦП) 9, функциональный преобразователь 10, перемножитель 11 и блок 12 вычитания, последовательно включенные фазовращатель 13, сумматор 14, детектор 15, фильтр 16 нижних частот, АЦП 17, функциональный преобразователь 18 и перемножитель 19, выход которого подключен к второму входу блока 12 вычитания, последовательно включенные линию 20 задержки, сумматор 21, таймер 22 и блок 23 линий задержек, последовательно включенные перемножитель 24 и блок 25 вычитания, последовательно включенные перемножитель 26, блок 27 вычитания, накапливающий сумматор 28 и делитель 29 на два, а также перемножитель 30, регистр 31, линию 32 задержки, регистр 33, последовательно включенные регистр 34, блок 35 вычитания, сумматор 36 и перемножитель 37, выход которого является выходом девиации частоты устройства. Вход линии 1 задержки является входом устройства, а ее выход соединен с входами детектора 3 и блока 2 деления, выход которого объединен с входами фазовращателей 5 и 13 и вторыми входами сумматоров 6 и 14, Выход функционального преобразователя 10 через перемножитель 30 подключен к второму входу блока 25 вычитания, выход которого соединен с вторым входом блока 27 вычитания, а выход блока 12 вычитания объединен с входами перемножителей 24, 26 и регистра 31, выход которого подключен к второму входу перемножителя 37. Выход таймера 22 обьединен с входом регистра 34, вторым входом перемножителя 26 и входом блока 23 линий задержек, выход которого через регистр 33 подключен к второму входу блока 35 вычитания, Тактовый вход устройства объединен с входом Запуск таймера 22, входами линий 20, 32 задержек и вторым входом сумматора 21, выход которого соединен с управляющими входами АЦП 9 и 17, а выход линии 32 задержки объединен с входами сброса таймера 22, накапливающего сумматора 28 и управляющими входами регистров 31, 33 и 34, выход делителя 29 явля ется выходом средней частоты устройства.Устройство работает следующим образом.Измеряемый сигнал Овх с периодической линейной частотной модуляцией (ЛМЧ) 10 и девиацией частоты Лв на средней частоте йЪ поступает на вход устройства. После задержки на фиксированной линии 1 измеряемый сигнал нормируется по амплитуде на блоке 2 деления так, что его ампли туда становится равной единице.Нормирующее напряжение (амплитуда измеряемого сигнала), поступающее на второй вход блока 2 деления, выделяется с помощью цепочки из детектора 3, на вход 20 которого поступает сигнал с выхода линии 1задержки, и фильтра 4 нижних частот, в качестве которого может быть использована обычная ЯС-цепочка. Пронормированный сигнал единичной амплитуды поступает на 25 вторые входы сумматоров 6 и 14 непосредственно, а на первые входы - через фазовращатели 5 и 13, построенные на фиксированных линиях задержки, причем Тг = 2 Т 1. В результате сложения на суммато рах 6 и 14 прямых и задержанных ЛЧМ-сигналов образуются соответственно суммарные колебания на частоте шо(1)О,:сови,1, сояив,та)г)ЬЙ тЫ артс гЫ(т,+Ьт4с т Ы Ь,т Ьт р)45 "с 05 Яр 1+ + + +2 г г ФЬигде Ь = - скорость изменения часТлтаты ЛЧМ-сигнала;Ьв - девиация частоты;Тп - период повторения тактового импульса;с 1 = т+ тл.з. = т+ Т 1 + Тг - текущеевремя, учитывающее задержку на линии 1.После детектирования сигналов вида (1)и (2) на детекторах 7 и 15 последующей фильтрации высокочастотной составляющей получают на выходах фильтров 8 и 16 нижних частот соответственно:(5) 2 соз ( во Т 1 + Ь т 1 Т + Ь Т 1 )(3)во Тг + Ь с 1 Тг + Ь Т 3 ) 45Дальнейшая обработка сигналов производится в цифровом виде, Для перехода кцифровой обработке производится преобразование амплитуд Этих сигналов в параллельный двоичный код в АЦП 9 и 17,открываемых по импульсам способа, снимаемым с сумматора 21, что обеспечивает выдачу кодов амплитуды в определеныемоменты времени, Число опросных импульсов выбирается равным двум, и расположены они симметрично относительносередины интервала между тактовыми импульсами Тп. Считая, что средняя частотаЛЧМ-сигнала приходится на середину этогоинтервала, обеспечение симметрии позволяет в дальнейшем измерить среднюю частоту ЛЧМ-сигнала, Упомянутая симметрияобеспечивается совокупностью линии 20 задержки и сумматора 21, который производит сложение задержанного и 25незадержанного тактового импульса Отакт.Время задержки выбирается равным 2(Т 1+Тг), а поскольку сам исследуемый процессзадерживается на линии 1 задержки на время Т 1 + Тг, то задержанный на 2(Т 1 + Тг) 30тактовый импульс обеспечивает первый опросный импульс, который появляется черезвремя, равное Т 1 + Тг от момента подачизадержанного входного процесса, а незадержанный тактовый импульс (за исключением самого первого тактового импульса отмомента включения) обеспечивает второйопросный импульс, который появляетсяраньше на время Т 1 + Тг до окончания задержанного входного процесса, Выборки 40процессов в виде параллельного двоичногокода поступают на функциональные преобразователи 10 и 18 вида у = 2 агссоз Х, приэтом выражения (3) и (4) имеют видв,Т 1 Ь 11 Т 1 ЬТ 1 452 + 2 + 4 агссозавоТг Ьц 1 Тг ЬТг2 + 4 -агссозс %Для вывода алгоритмов измерения девиации частоты Лв и средней частоты 50во записывают выражения (5) и (6) относител ьно частоты воагссоз а, + Ь Т 1,2 агссозс Ь+Ьтг (8)Тг 2В силу равенства правых частей получают тождество 2 агссоз а Ь Т 1 2 агссоз с Ь ТгТ 1 2 Тг 2 иэ которого следует выражение для Ь: Ь Яг - Тг) 2 агссовс а агссов а 2 Тг Т 14Тв ГТв - Т 1) Т Т - Т .агссоз а. (9)В соответствии с (9) дальнейшая обработка заключается в умножении сигналов первого и второго каналов на постоянную4 величинуперемножителем Т 1 Тг-И4 11 и постоянную величину . Т пеТ 1 Тг - И ремножителем 19 соответственно с последующим вычитанием на блоке 12 результата умножения сигнала второго канала из первого.Для измерения средней частоты воЛЧ М-сигнала согласно алгоритма (7) и роизводится следующая последовательность операций. Измеренная пара значений величины Ь в пределах каждого интервала между тактовыми импульсами поступает на два перемножителя 24 и 26, причем на перемножителе 24 величина Ь умножается наТ 1 постоянное число - , а на перемножителе2 26 - на текущее время, отсчитываемое с помощью таймера 22 от тактового импульса, Отсчет текущего времени производится с таймера 22 по импульсам опроса, снимаемым с выхода сумматора 21. Сброс таймера 22 производится по импульсу, снимаемому с линии 32 задержки. Линия 32 осуществляет задержку тактового импульса на время тл.з. ) т, Затем сигнал с выхода перемножителя 24 вычитается на блоке 25 из сигнала агссоз а, снимаемого с функционального преобразователя 10 после умножения его перемножителем 30 на постоянное число - . Из полученной разности с блока 25 на 2 Т 1 блоке 27 образуется еще одна разность с сигналом перемножения величины Ь на текущее время 1, полученным в перемножителе 26. В результате накопления с блока 27 разностей по двум выборкам (в.накапливающем сумматоре 28) и деления их пополам (в делителе 29 на два) получается измеренное значение средней частоты во, Сброс накапливающего сумматора 28 осуществляется по импульсу с линии 32 задержки.Измеряемое значение Лв получается на выходе перемножителя 37 путем умножения величины Ь на периодповторения тактовых импульсов Тп, Код Ь поступает на1725150 перемножитель 37 через регистр 31. Съем- кода Ь с регистра 31 осуществляется по сигналу с линии 32 задержки, Величина Тп получается на выходе блока 35 как разность показаний таймера 22 й=тг-о, где 12 и 11 - временные показания таймера 22, приходящиеся на второй и первый опросные импульсы соответственно. Поскольку разность Ж отличается от Тп на 2(Тг - Т 1), то в сумматоре 36 вводится соответствующая поправка. Для временного совмещения кодов, приходящих на блок 35 вычитания в моменты времени с 1 и 12, используются блок 23 линий задержки и регистр 33 по одному входу и регистр 34 по другому входу блока 35, Съем кодов с регистров 33 и 34 осуществляется по тому же импульсу, что и с регистра 31. Задержки кодовых импульсов в блоке 23 выбираются из условия тл.з,гтл.эл. Таким образом, предлагаемое устройство по сравнению с известным не требует осуществления ручных операций по установке и отсчету значений частоты, а выдает результаты измерений параметров ЛЧМ- сигналов на своих выходах в виде цифровых кодов,Формула изобретения Устройство для измерения девиации и средней частоты сигналов с линейной частотной модуляцией, содержащее первые фазовращатель, сумматор и фильтр нижних частот, о т л и ч а ю щ е е с я тем, чем, с целью повышения быстродействия измерений, в него дополнительно введены второй фазовращатель, второй, третий и четвертый сумматоры, второй и третий фильтры нижний частот, первый и второй аналого-цифровые преобразователи, первый, второй, третий и четвертый блоки вычитания, накапливающий сумматор, первый и второй функциональные преобразователи, делитель на два, первый - шестой перемножители, первый, второй и третий регистры, а также таймер, вход "Запуск" которого объединен с тактовым входом устройства, входами второй и третьей линии задержки и вторым входом третьего сумматора, при этом вход первой линии задержки являетсявходом устройства, а выход через последовательно соедиСоставитель Р.МатвееваТехред М,Моргентал Корректор О.Ципле Редактор И.Шмакова Заказ 1173 Тираж Подписное . ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035,Москва,Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 5 10 15 20 25 30 35 40 45 50 ненные блок деления, первый фазовращатель, первый сумматор, первый детектор, второй фильтр нижних частот, первый аналого-цифровой преобразователь, первый функциональный преобразователь, первый перемножитель, первый блок вычитания, пятый перемножитель, третий блок вычитания, накапливающий сумматор и делитель на два подключен к выходу средней частоты устройства, выход второго фазовращателя объединен с входом первого фазовращателя, вторыми входами первого и второго сумматоров, а выход через последовательно соединенные второй сумматор, третий детектор, третий фильтр нижних частот, второй аналого-цифровой преобразователь, второй функциональный преобразователь и второй перемножитель подключен к второму входу первого блока вычитания, выход таймера объединен с вторым входом пятого пеоемножителя, входами блока линий задержек и третьего регистра, выход которого через последовательно соединенные четвертый блок вычитания, четвертый сумматор и шестой перемножитель подключен к выходу девиации частоты устройства, выход первого функционального преобразователя через третий перемножитель подключен к второму входу второго блока вычитания, первый вход которого соединен с выходом четвертого перемножителя, а выход - с вторым входом третьего блока вычитания, первый вход пятого перемножителя объединен с входами четвертого перемножителя и первого регистра, выход которого подключен к второму входу шестого перемножителя, выход блока .линий задержек через второй регистр соединен с вторым входом четвертого блока вычитания, вход третьего сумматора подключен к выходу второй линии задержки, а выход объединен с входом таймера и управляющими входами первого и второго аналого-цифровых преобразователей, выход третьей линии задержки объединен с входами сброса таймера, накапливающего сумматора и управляющими входами первого, второго и третьего регистров, вход первого детектора соединен с входом блока деления, а выход через первый фильтр нижних частот подключен к второму входу блока деления.