Цифровой преобразователь для измерения частоты следования импульсов

19) 111 7 ГО 110 ЕТЕН ится к област и может быть х преобразова Цель изобрете действия пре(57) Изобретение откос вычислительной техники использовано в система ния формы информации. ния - повышение быстро образования. Преобразо жит входной блок 2, вы шины 8-10 управления, и результата данных ус достижения поставленно ройство введены генера ных частот, регистры 3 мент 7 задержки с обра функциональных связей,Бюл, У 11н088. 8)(54) ЦИФРОВ ИЗМЕРЕНИЯ ЧА СОВ зле нов Ю СО 103 СООЕТСНИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИН РСТВЕННЫЙ КОМИТЕТ СССР М ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ И(21) 3943184 (22) 15.08,85 (46) 23.03.87 (75) С. Б. Де (53) 621.317 е свидетельство ССС О 01 В 23/02, 1982 свидетельство СССР0 01 В 23/02, 198 ПРЕОБРАЗОВАТЕЛЬ ДЛЯ ТОТИ СЛЕДОВАНИЯ ИМПУЛЬ б 1)4 О О В 23 02 ватель содерчислитель 5 и информационную тройства. Для й цели в уст- звешен50 55 1 129867Изобретение относится к вычислительной технике, а именно к цифровымизмерительным преобразователям частота - код, и может быть использованов системах преобразования формы информации.Цель изобретения - повышение быстродействия преобразования,На фиг. 1 приведена структурнаясхема устройства; на фиг. 2 - времен Оные диаграммы работы устройства,Цифровой преобразователь для измерения частоты следования импульсовсодержит цифровой генератор 1 взвешенных частот, входной блок 2, первый 3 и второй 4 регистры, вычитатель 5, третий регистр 6, элемент 7задержки, входную шину 8 управленияустройства, входную информационнуюшину 9 устройства и выходную разрядную шину 10 результата данных устрой.ства, причем первый выход входногоблока 2 соединен с входом синхронизации первого регистра Э, информационные входы которого соединены с выходами цифрового генератора 1 взве -шенных частот и с информационнымивходами второго регистра 4, выходыкоторого соединены с вторыми входамивычитателя 5, первые входы которого 30соединены с выходами первого регистра 3, выходы которого соединены с информационными входами третьего регистра б, выходы которого соединеныс выходной разрядной шиной 10 резуль. 35тата устройства, а вход синхронизации третьего регистра 6 соединен свыходом элемента 7 задержки, вход которого соединен с входом синхрониза.ции второго регистра 4 и с вторым выходом входного блока 2, вход которогосоединен с входной информационной шиной 9 устройства, вход управлениясоединен с входом управления цифрового генератора 1 взвешенных частот и 45с входной шиной 8 управления устройства. Устройство работает следующим образом.При подаче по входной шине 8 управления устройства цифрового сигнала "Разрешение" высокого ТТЛ-уровня устройство переводится в режим работы, Так, по переднему фронту импульса (логический перепад напряженияф 0" 11"), поступающего на входную шину 8 управления цифрового генератора 1 взвешенных частот, в последнем,на выходе его производится запускцифрового генератора 1 взвешенныхчастот, на выходе которого в этомслучае Формируется цифровой код И;,где 1. - число тактов преобразования,представленный разрядными частотамидлительности которых возрастают по двоичному закону в сторону уве.личения веса разрядного генератора:Т =2 Тигде и - разрядность устройства;Т - длительность периода младшейопорной частоты и установкав исходное нулевое состояниепервого Э, второго 4 и третьего б регистров устройства(фиг, 2 а, е-и).После того, как входной блок 2раэблокирован, через него проходятчастотные цифровые импульсы (или близ.кие к цифровым) искомого периода Тследования, по которым на его первомвтором выходах Формируются синфазные цифровые сигналы синхронизации,соответственно, высокого и низкогоТТЛ в уров с крутыми Фронтами (Фиг.2 бг-д).Так, по Фронту (логический перепад напряжений "0" - "1") цифровогосигнала синхронизации высокого ТТЛуровня, сформированного на первом выходе входного блока 2, в первый регистр 3 по его информационным входамзаписан цифровой код У; начальнойФазы преобразования (например, Б;=1111, Фиг. 2 е-и), который выставленна выходах цифрового генератора 1взвешенных частот в данный моментвремени. Далее цифровой код Б; свыходов первого регистра 3 поступаетна первые входы вычитателя 5 (Фиг. 1,2 б, г-д, е-и).На выходах цифрового генератора 1взвешенных частот формируется высокостабильная однофаэовая опорная двоичная сетка частот, относительно которой производят текущее преобразование периода Т следования искомыхчастотных сигналов в цифровой код(черт. 2 е-и),С приходом другого фронта (логический перепад напряжений "1" - "О") цифрового сигнала синхронизации низкого ТТЛ-уровня длительности Т, сформированного на втором выходе входного блока 2, во второй регистр 4 по его информационным входам записан цифровой код Б;, конечной Фазы-35, Раушская наб., д. 4/5 одписное НИИПИ Государ по делам из035, Москва,Производственно-полиграфическое предприятие, г. Уж од, ул. Проектн преобразования (например И;, =1101, фиг, 2 е-и), который выставлен в данный момент на выхода цифрового генератора 1 взвешенных частот, который далее поступает на вторые входы вычитателя 5 (фиг. 1, 2 б,г,е-и).В вычитателе 5 выполняется логическая операция вычитания по вычислению цифрового кода результата -1101=0010), результат проходит на его выходы. По фронту синхронизации в данном такте преобразования, задержанного элементом 7 задержки на время о, производится запись цифрового кода результата в третий регистр 6 по его информационным 0-входам:Нх в. -1(2)С выходов третьего регистра б циф ровой код результата поступает в следующий момент на выходную разрядную шину 10 результата данных устройства, формируя выходную цифровую информацию "Цифровой код . На этом цикл пре 11 25 образования завершается и устройство подготовлено к очередному циклу преобразования, который выполняется согласно равенств (1) и (2).30 Работа преобразователя может бытьпринудительно остановлена при снятиицифрового сигнала "Разрешение" навходной шине 8 управления устройства(фиг. 1 и 2 а). 35 Формула из обре тения Цифровой преобразователь для измерения частоты следования импульсов, содержащий входной блок и вычитатель, о т л и ч а ю щ и Й с я тем, что, с целью повышения быстродействия преобразования, в него введены цифровой генератор взвешенных частот, три регистра и элемент задержки, причем входной блок имеет дополнительно второй вход и второй выход, вход элемента задержки соединен с входом синхронизации второго регистра и вторым выходом входного блока, первый выход которого соединен с входом синхронизации первого регистра, информационные входы которого соединены с информационными входами второго регистра и выходами цифрового генератора взвешенных частот, управляющий вход которого соединен с управляющим входом входного блока и подключен к входной шине управления, информационный вход входного блока подключен к входной информационной шине, выходы первого и второго регистров соединены с первыми и вторыми группами входов вычитателя, выходы которого соединены с1информационными входами третьего регистра, информационные выходы которо. го подключены к выходной разряднбй шине результата, причем вход третьего регистра синхронизации соединен с выходом элемента задержки.люми,юАюае