Запоминающее устройство

1716570 А 1 СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 11 С 17/00 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР Е ИЗОБРЕТЕН ОПИС ТВУ(54) ЗАПОМИНАЮЩЕЕ. УСТРОЙСТВО (57) Изобретение относится к запоминающим устройствам и может быть использовано для построения дублированных постоянных запоминающих устройств. Целью изобретения ,: Советское является повышение надежности работы устройства. Цель достигается тем, что устройсто СССР ЬВ во содержит и дополнительных сумматоровпо модулю два, и схем сравнения и и блоков контроля с соответствующими связями, а. также каждый из блоков контроля содержитдва элемента И, один элемент ИЛИ и два инвертора, 1 з,п.ф-лы, 4 ил., 1 табл. скии ПЗУ,льст , 198 К АВТОРСКОМУ СВИДЕТЕ Изобретение относится к запоминающим устройствам (Зу) и, в частности, может быть использовано для построения дублированных постоянных запоминающих устройств.Целью изобретения является повышение надежности работы устройства.На фиг.1. показано предлагаемое устройство; на фиг.2 показана 1-я группа мультиплексоров; на фиг.3- 1-я схема сравнения;. на фиг.4- одна из возможных модификаций блока контроля.УСтройство состоит из основного 1 и резервного 2 накопителей, выходные шины 3 которых разделены на и групп по а шин в . группе, па-входовцх сумматоров 4 по моду-. лю два, пщ мультиплексоров 5, разделенных на и групп 6 по а мультиплексоров 5 в группе, и дополнительных а-входовых:.суМ- маторов 7 по модулю два, и схем 8 сравнения, п трехвходовых блоков 9 контроля.Каждый из па мультиплексоров 5 работает по алгоритму 2-М, т,е. в зависимости от сигнала управления на своем управляющем входе пропускает на свой выход один из двух входных сигналов.Каждая из и схем 8 сравнения при помощи гп двухвходовых сумматоров 10 по модулю два и элемента ИЛИ 11 сравнивает два а-разрядных числа и при несовпадении хотя бы одного из разрядов вырабатывает на своем выходе сигнал несовпадения С.Одна из возможных модификаций блока 9 контроля состоит из первого 12 и второго 13 элементов И, элемента ИЛИ 14 и первого 15 и второго 16 инверторов.В таблице перечислены возможные состояния двух дублирующих друг друга групп выходных сигналов 3 основного и резервного накопителей, Сами группы в таблице условно обозначены прямоугольниками, а одиночные ошибки в группах - значком Х.Буквами а, Ь, с, б, е, 1 в таблице и на рисунках обозначены соответственно выходные сигналы сумматора 4 по модулю два, дополнительного сумматора 7 по модулю два, схе 1716570мы 8 сравнения, первого элемента И 12, второго элемента И 13, блока 9 контроля.Устройство работает следующим образом.При исправности всех 2 в сигналов 3 1-й группы (состояние 1 в таблице) все сигналы а - 1 равны нулю. На выход устройства через группу 6 мультиплексоров 5 данной 1-й группы проходят выходные сигналы 3 основного накопителя 1.При состоянии 2 одиночная ошибка в основной группе) сигналом а=1 переключаются мультиплексоры 5 1-й группы 6 и на выход устройства проходят исправные выходные сигналы 3 1-й группы резервного накопителя 2.При состоянии 3 (одиночная ошибка а резервной группе) сигнал а=О и поэтому на выход устройства проходят исправные выходные сигналы основного накопителя 1.При состояниях 1 - 3 сигнал 5 равен нулю, что указывает на исправность устройства в целом (несмотря на наличие одиночных ошибок при состояниях 2 и 3), При состояниях 4- 7 сигнал й равей единице, что указывает на неисправность устройства, В этих случаях по сигналам 1 производится останов и последующий ремонт устройства. Поэтому более сложные ошибки (тройные и т,д,) в первых семи состояниях в таблице не указаны и могут не рассматриваться, Предполагается, что сложные ошибки в т,ч, и двойные) возникают в результате постепенного накопления одиночных ошибок запоминающих.элементов накопителей, т.е, что состояниям 4 или 5 предшествовало состояние 2 или 3, состоянйю 6 - состояние 2, состоянию 7 - состояние 3. При состоянии 7 на выход устройства проходят сигналы 3 исправной группы основного накопителя 1, тем не менее при этом состоянии устройство следует считать неисправным, так как в противном случае состояние 7 может перейтив более сложное состояние 8 с одной ошибкой в основной группе и. с двумя прежними ашибкамй а резервной группе, которое не будет обнаружено (так как состояние 8 неотличимо от состояния 2).Таким образом, устройство обеспечивает правильную работу при состояниях 1 - 3, а также обнаруживает все состояния 4 - 7 и не допускает перехода в более сложные состояния. При состояниях 4-6 известное устройство будет вырабатывать неверные выходные сигналы.Формула изобретения 1. Запоминающее устройство, содержащее сумматоры по модулю два, мультиплек 40 45 50 55 5 10 15 20 25 30 35 соры, основной и резервный накопители, выходные шины каждого из накопителей состоят из и групп, где и Ы, по в шин в каждой группе, в выходных шин 1-й (1=1,и)группы основного накопителя соединены с в информационными входами 1-го сумматора по модулю два и с первыми информационными входами мультиплексоров 1-й группы мультиплексоров, т выходных шин 1-й группы (1:1 и) резервного накопителя соединены с вторыми информационными входами в мультиплексоров 1-й группы мультиплексоров, выход 1-го сумматора по модулю два соединен с управляющими входами в мультиплексоров 1-й группы, выходы и;в мультиплексоров являются информационными выходами устройства, о т л и ч а ющ е е с я тем, что, с целью повышения надежности работы устройства, оно содержити дополнительных сумматоров по модулю даа, и схем сравнения и и блоков контроля, в выходных шин 1-й группы основного накопителя соединены с входами первой группы 1-й схемы сравнения, в-выходных шин 1-й группы резервного накопителя соединены с входами второй группы .1-й схемы сравнения и.с в информационными входами 1-го дополнительного сумматора по модулю два, выход 1-го сумматора по модулю два соединен с первым информационным входом 1-го блока контроля, вход 1-го дополнительного сумматора по модулю два соединен с вторым информационным входом 1-го блока контроля, выход 1-й схемы сравнения соединен с третьим управляющим информационным входом 1-го блока контроля. 2. Устройство по п.1, о т л и ч а ю щ е ес я тем, что каждый из блоков контроля содержит два элемента И, один элемент . ИЛИ и два инвертора, причем первый вход первого элемента И соединен с входом первого инвертора и является первым информационным входом блока контроля, выход первого инвертора соединен с первым входом второго элемента И, второй информационный вход блока контроля соединен с вторым входом первого элемента И и с входом второго инвертора, выход которого соединен с вторым входом второго элемента И, третий информационный вход блока контроля соединен с третьим входом второго элемента И, выходы первого и второго элементов И соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого является выходом блокаконтроля.авцова Корректо э 616 Тираж Подписное8 НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС113035, Москва, Ж, Раушская наб 4/5 ственно-издательский комбинат "Патент", г, Ужгород. ул.Гагарина, 10 ои