Устройство для приема сигналов с фазовочастотной модуляцией

)5 Н 04 1 27/3 ИЛИЮ БИЦС- Е .:.гБЛйО РЕ Фпг.1 ОСУДАР СТ 8 Е ННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ ГКНТ СССР ОПИСАНИЕ И ОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССРМ 1345370, кл. Н 0427/22, 1986,(54) УСТРОЙСТВО ДЛЯ ПРИЕМА СИГНАЛОВС ФАЗОВОЧАСТОТНОЙ МОДУЛЯЦИЕЙ(57) Изобретение относится к радиотехникеи может использоваться для широкого класса систем высокоскоростной передачи инфоомации. Цель изобретения - повышениепомехоустойчивости. Устройство содержит частотный детектор 1, первый, второй, третий, четвертый интеграторы 2, 15, 16, 22, второй, первый, четвертый, третий, пятый блоки 3, 5, 8, 18, 20 задержки, блок 4 исправления ошибок, второй, первый ключи 6, 12, второй, первый генераторы 7, 11 частот, смеситель 9, блок 10 выделения несущей, первый второй фазовые детекторы 13, 14, сумматор 17, управляемый фазовращатель 19, перемножитель 21, Введение блоков 3, 8, 18, 20 задержки, блока 4 исправления ошибок, фазового детектора 17, Управляемого фазовращателя 19 и г 1;ремножителя 21 обеспечивает достижение указанной цели. 1 з,п, ф-лы, 2 ил.воируговая чая мгнов- соответственно центральная тота и постоянная составляюной начальной фазы ФЧМ-сиг 40 ала; во+ в(1) - закон изменения во временимгновенной частоты ФЧМ-сигнала;)(т) Л - закон изменения во времени значения мгновенной начальной фазы ФЧМсигнала, ) Ц"2).45На выходе частотного детектора 1 порезультатам приема элемента сигнала эатактовый интервал Т времени формируетсянапряжение, которое является функцией отклонения значения частоты во+ й(1) принятогозлемента сигнала Я(т) от частоты настройкиЧаСтОтНОГО ДЕтЕКтОРа 1 (Во + В 1):цчд(1) = Ядво+ Йф - (М+ в 1 =- Яд(а (с) - й),где Яд - крутизна детекторной характеристики частотного детектора,Напряжение Очд(т) с выхода частотногодетектора 1 поступает на вход интегратора2, в котором интегрируется за время тактоИзобретение относится к радиотехникеи может использоваться для широкого класса систем высокоскоростной передачи информации.Цель изобретения - повышение помехоустойчивости.На фиг,1 изображена структурная элек, трическая схема предлагаемого устройства;на фиг,2 - схема блока выделения несущей.Устройство содержит частотный детектор 1, первый интегратор 2, второй блок 3задержки, блок 4 исправления ошибок, первый блок 5 задержки, второй ключ 6, второйгенератор 7 частот, четвертый блок 8 задержки, смеситель 9, блок 10 выделения несу,щей, первый генератор 11 частот, первыйключ 12, первый 13, второй 14 фазовые детекторы, второй 15, третий 16 интеграторы,сумматор 17, третий блок 18 задержки, управляемый фазовращатель 19, пятый блок 2020 задержки, перемножитель 21, четвертый, интегратор 22,Блок 10 состоит из умножителя 22 частоты на два, узкополосного фильтра 24, делителя 25 частоты на два, перемножителя 2526, фильтра 27 нижних частот и опорногогенератора 28.Устройство для приема сигналов с ФЧМработает следующим образом.Пусть на вход устройства поступает 30ФЧ М-сигнал с модуляционным форматом 21 -2 р, который можно представить в следующем виде:Я = А созв,+ аф с+9) л+ гро 3.где А - амплитуда принимаемого ФЧМ-сигнала;вого интервала Т. На выходе интегратора 2имеют напряжение следующего вида:ОФ) = С Яд 3"М (т) - в 1) йгде С - константа.Напряжение 01(т) может принимать двазначения:Яд 2 к,если в момент времени1(т)=2 - уровень логическойединицы;если в момент времени Ъ=1 - уровень логического нуля,зкополоса частоту 25, на выида; и может быть представлено цифровымкодом Р (т - Т) = (т - Т) - 1, где Г (т - Т) - решение о текущем (с задержкой на Т) индексе("0" или "1") разрешенного значения мгновенной частоты принимаемого сигнала Я(т).Задержанный в блоке 5 на один такт Т ив блоке 8 на два такта 2 Т входной сигналЯф"(с)= А соз(во+ Мй-ЗТ) т + ф-ЗТ)к+ ропоступает на один вход смесителя 9, на другой вход которого поступает сигнал Яащ(т --ЗТ)=В соз(йм/ (1 - ЗТ)+гъ с частотой сй(1-ЗТ) содного из выходов генератора 7, который изопорного колебания Яб(1)= Н соз(вот +Ъ) счастотой во и амплитудой Н, поступающегона его вход с выхода блока 10, создает дваодновременно действующих колебанияЯагч 1 и Ядгч 2 с одинаковой амплитудой В и сразличными центральными частотами в 1 ищ, равных разности между разрешеннымиЧаСтстаМИ (Во+В 1 ), (В,+ В 2) ПРИНИМаЕМОГОсигнала Я(т) и частотой во, используемой длякогерентной подстройки опорного генератора 28 в блоке 10:Ядщ= В соз(и т+ро),Выбор одного из данных сигналов осуществляется ключом 6 в соответствии с цифровымкодом Е(1 - ЗТ=(с - ЗТ) - 1, поступающим на егоуправляющий вход с выхода блока 4, Навыходе смесителя 9 имеют сигналЯ 4(1) = - А В СОЗвсд+ф - ЗТф1С выхода смесителя 9 сигнал Я 4(1) поступает на вход умножителя 23 (на вход блока10), на выходе которого образуется сигналвида:Я 4(1) =1 соз(2 воЮгде- амплитуда сигнала Я 4(т),Сигнал Я 4 (1), пройдя через уный фильтр 24, настроенный н2 во, поступает на вход делителяходе которого получают сигнал вЯ 5(1) = М созво т,где М - амплитуда сигнала Яф).Заказ 2400 Тираж 391 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035. Москва, Ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101 и может быть представлено в виде цифрового кодаЕош =фТ) - Г (с - 2 Т)- 1 .Цифровой код с выхода интегратора 22 поступает на второй входблока 4, на первый вход 5 которого с выхода интегратора 2 через блок 3 с временем задержки на время одного такта Т поступает цифровой код Е (с-ЗТ)= -(с-ЗТ) -1, значение которого в блоке 4 в1момент времени 1 изменяется, если в этот 10 момент Еош - О, и не изменяется, если Е,ш = -1. На выходе блока 4 имеют решение о текущем (с задержкой на 3) индексе разрешенного значения мгновенной частоты ФЧМ-сигнала Я(т) в аиде цифрового кода 15Е (1 - ЗТ) =(т-ЗТ)-1.Формула изобретения1, Устройство для приема сигналов с фазовочастотной модуляцией, содержащее частотный детектор, вход которого и вход 20 первого блока задержки являются входом устройства, выход частотного детектора соединен с входом первого интегратора, последовательно соединенные смеситель, блок выделения несущей и первый генера тор частот, первый и второй выходы которого соединены соответственно с первым и вторым входами первого ключа, выход блока выделения несущей соединен с входом второго генератора частот, выходы которого 30 соединены с соответствующими входами второго ключа, выход первого блока задержки через первый фазовый детектор соединен с входом второго интегратора, выход второго ключа соединен с первым входом 35 смеСителя, о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости, введены второй - пятый блоки задержки,блок исправления ошибок, последовательно соединенные второй фазовый детектор, третий интегратор, сумматор, управляемый фазовращатель, перемножитель и четвертый интегратор, причем выход первого интегратора через второй блок задержки соединен с первым входом блока исправления ошибок, второй вход которого соединен с выходом четвертого интегратора, а выход - с входом второго ключа и является первым выходом устройства, выход первого интегратора соединен с третьим входом первого ключа, выход которого через третий блок задержки соединен с вторым входом управляемого фаэовращателя, выход первого блока задержки через четвертый блок задержки соединен с вторым входом смесителя, выход первого блока задержки соединен с первым входом второго фазового детектора, второй вход которого соединен с вторым выходом первого генератора частот, первый выход которого соединен с вторым входом первого фазового детектора, выход второго интегратора соединен с вторым входом сумматора, выход которого является вторым выходом устройства, выход первого блока задержки через пятый блок задержки соединен с вторым входом перемножителя.2, Устройство поп.1, отл ича ю щеес я тем, что блок выделения несущей содержит последовательно соединенные умножитель частоты на два, узкополосный фильтр, делитель частот на два, перемножитель, фильтр нижних частот и опорный генератор, выход которого соединен с вторым входом перемножителя и является выходом блока выделения несущей, входом которого является вход умножителя частоты на два,