Устройство цифровой двумерной свертки

це св А 1 Об Р5/353 ЫЙ КОМИТЕ И ОЩР ТИ СУД БАРСТВЕпо изовщтениямПРИ ГКНТ СССР ЕТЕНИЯВУ 2ИФРОВОЙ,ДВУМЕРНОЙ ТРОЙ Вычисле осуществляе ния таблиц козффициен следующимоист тки в ус основе и не св тся н поль зов весовых ируются вешенных сумм , которые Форм азом: Т(71) ленинградский институт точной . механики и оптики(56) Авторское свидетельство СССР У 1381541, кл. С 06 Г 5/353, 1985.М 1 шаго 81 и Т. А ЫЕЬ вреей гюо-йхшепвопа 1 ЬаИыаге сопчо 1 чег Гог вша Ее ргосевзп 8. - 1 п: РК 1 Р 82:Рагсегп КесоЕпдгъоп апд 1 шаЕе Ргосезв Соп 1. Ьаз Чедав, с.386-389, Фиг. 1 -Э. Изобретение относится к вычислительной технике и может быть использовано для обработки двумерных массивов большой размерности,Целью изобретения является расширение области применения за счет возможности применения для обработки аэрокосмических изображений.На Фиг.1 -3 представлена функциональная схема устройства.Устройство содержит счетчик 1,группу буФерных блоков 2-2 памяти,группу регистров 3-Эм данных, матрицу блоков 4 р памяти таблиц (1 = 1Ь, п 1 Л), матрицу регистров5(1 1., и = 1., Л), регистры6, матрицу сумматоров 7, (1 = 1 Ь,К28), сумматоры 8, элемент НЕ 9,информационный вход 1 О,шины 11 (1 = СВЕРТКИ(57) Изобретение отностися к вычислительной технике и может быть использовано для обработки двумерных масси. - .вов большой размерности. Целью изобретения является расширение области применения за счет возможности применения для обработки аэрокосмических изображений. Устройство содержит счетчик, группу буферных блоков памяти, группу регистров данных, матрицу блог;.ков памяти таблиц, матрицу регистров, регистры. матрицу сумматоров, супса;торы, элемент НЕ, информационный вход, шины разрядных срезов, входы и выходы д устройства, многовходовый сумматор Е Поставленная цепь достигается введе;.нием новых элементов и связей. 3 ип.С: 1 Ь) разрядных срезов, вход 12управления обращением к памяти устройства, группу входов 13 управления записью устройства, группу входов 14загрузки таблиц, выход 15 устройства,синхровход 16 устройства, вход 17 режима работы устройства, многовходовый сумматор 18, 1 647585а ЕГ 0,11,1 - весовые коэффициен 3 П3ты свертки (ш =щ 1 М, и = 1Я);5М - число строк;Ю - число столбцов мат-.рицы весовых коэффициентов,Каждая из Я таблиц содержит взве- Ошенные суммы коэффициентов одного изстолбцов (и-го столбца) матрицы весовых коэффициентов. Каждое из табличныхзначений таблиц является суммой,(представленной в дополнительном ко-. 5де) тех весовых коэффициентов столб,ца матрицы весовых коэффициентов, которые соответствуют единичным значениям двоичных цифр аиндекса А таблицы, Для каждой таблицы индекс А пос-т 0ледовательно.принимает все значенияот 0 до 2, При этом в устройствеодновременно используются М разныхтаблиц Тп, каждая иэ которых загружается параллельно в Е блоков памяти 25таблиц (Ь - разрядность элементовизображения),Устройство работает под управлениемнекоторого внешнего устройства, например управляющей мини-ЭВМ, входящей всостав измерительно-вычислительногокомплекса,Работа устройства осуществляетсяв двух режимах: режиме загрузки таблици режиме вычисления.Загрузка таблиц выполняется. при35каждом изменении ядра свертки. Для загрузки таблиц необходимо последовательно сформировать на адресных входах блоков 4все возможные значенияиндексов (адресов) таблиц, определенным образом упорядоченные (например,по возрастанию), и для каждого значения индекса (адреса) сформировать навходах данных блоков 4 соответствующие табличные значения в сопровождении необходимых сигналов управлениязаписью данных.С целью формирования заданной последовательности адресов на адресныхвходах блоков 4 рп (т.е. на шинах 11разрядных срезов) в блоки 2 т,цзагружаются из внешнего устройства специальные наборы констант 0000 и.1111, При этом блок тМ, памятисодержит старший М-й разряд всех 2 щ, 55значений адресов, последовательноформируемых на шинах 11. Блок 21.памяти содержит (М) -й разряд всех значений адресов, а блок т - второй разряд всех значений адресов.Порядок изменения адресов, формируемых на шинах 11, определяется порядком чередованияконстант 0000и 1111. Для формирования последовательности адресов в порядке возрасм-гания от О до 2 в блок 2 ,памятизагружается массив (последовательМ ность) констант, состоящий из 2констант 0000 и следующих за ними2 констант 1111. В блок 2 М ;,константы загружаются следующим обМ. м-аразом: 2 констант 0000, т.констант 111, т констант 0000ми, наконец, 2 констант 1111, вм-блок 2 константы загружаютсяполямипо две константы начиная с констант0000. Таким образом, в блок 2 памяти (ш = 1 М).записьваетсямассив из т 1.-разрядных констант сосИтоящий из поцмассивов длиной 2 констант, начиная с подмассива, состоящего иэ констант 000 .О,Для записи констант в блоки 22 счетчик 1 сигналом на входе 17устройства переводится в режим счетаМпо модулю, равному 2 . Предварительная установка счетчика 1 в начальноесостояние не производится, так каксчетчик работает в циклическом режиме.Константы поступают иэ внешнегоустройства в устройство через инфор"мационный вход 10, В каждом тактеочередная константа записьвается врегистр 3по переднему фронту синхроимпульса (СИ). Одновременно в регистры 323 записьваются констан.ты, считьваемые из блоков т,тпамяти (блоки 2,12.находятся врежиме чтения, так как на входе управления записью этих блоков сохраняется сигнал "1"). Затем блоки 22 ,памяти переходят в режим записис задержкой, длительность которых определяется временем переключения эле-.мента НЕ 9, относительно переднегофронта СИ - и данные из регистров3 3 в.1 эаписьваются в блоки 2( "т М , т,е, выполняется сдвиг (передача) констант относительно блоков2..тмСодержимое счетчика 1 изменяетсяпо заднему фронту СИ, так как задержка переключения счетчика 1 больше задержки элемента НЕ 9, блоки 2 памятипереходят в режим считьвания раньше,5164758 чем изменится адрес на их адресных входах.Цикл записи одного массива констант состоит из 2 тактов. В первомицикле на информационный вход 10 из внешнего устройства поступают константы, которые по окончании процесса ввода должны размещаться в блоке 2., После выполнения Мциклов ввода (и передачи между блоками 2) констант устройство готово к формированию последовательности адресов.Формирование адресов блоков 4 и запись в блоки 4 табличных значений выполняются во время М-го цикла рабо-. ты счетчика 1, Одновременно со считыванием данных из первой по счету ячейки всех блоков 2 памяти и записью этих данных в регистры 3 ЗМ в регистр 20 3записывается константа 0000, поступающая из внешнего устройства на информационный вход 10. 1-е (1 = 11) разрядные срезы констант на выходах регистров ЗМЗ образуют Е М разрядных адресов (М-й разряд - старший) для Ь блоков разрядной свертки, каждый иэ которых содержит И блоков 4, Так как все разряды каждой константы одинаковы, одновременно для 30 всех блоков 4 формируются одинаковые адреса.В следующем такте одновременно со считыванием констант из блоков 2 М 2на вход 1 О из внешнего устройства поступает константа 1111 и соответственно на винах 1 1111 формируются адреса 0001. Таким. образом, в .цикле формирования адресов на вход О устройства из внешнего устройства 40 подаются поочередно константы 0000 и 1111, образующие младший разряд адресов блоков 4.Для каждого значения адресов выполняется запись табличных значений во 45 все блоки 4. При этом на входе 12 установлен активный уровень, а на входы 1411411 загрузки таблиц поступают табличные значения, Запись каждого табличного значения выполняется одно временно в Ь блоков 41(1 = 11, 1 = сопзс) под управлением сигнала записи на соответствующем входе 131.После загрузки табличных значений по всем адресам блоков 4 устройство переводится в режим вычисления свертки. При этом блоки 4 переводятся в режим чтения с помощью соответствующего сигнала на входах 13, а счетчик 1 пе 5 6реключается (сигналом на входе 17 устройства) в режим счета по модулю 1 (где 1 - длина строки обрабатываемого изображения). Затем начинается .загрузка из внешнего устройства элементов изображения, формируемых с помощью построчной (телевизионной) развертки, Элементы изображения поступают на вход 1 О. В течение Мциклов по 1 тактов каждой в блоки 22 памяти вводятся Мстрок изображения, состоящих из 1 элементов.С начала ввода элементов М-й строки в каждом такте на выходы регистров М3 3поступают М элементов очередного столбца локального фрагмента изображения. На шинах 11 разрядных срезов Формируются 1;разрядных срезов этого столбца, которые поступают на адресные входы соответствующих блоков 4, т.е, 1-й разрядный срез (1 = 11.) столбца элементов иэображения является адресом всех блоков 4 п 1-го блока разрядной свертки. Каждйй блок разрядной свертки объединяет блоки 4 р, памяти таблиц (и .Х), регистры 5 р,(п = 0) и сумматоры 7 р , Е2 Н с одинаковыми индексами 1(1 = 11.) и является вычислительным конвейером для вычисления свертки по одному (1-му) разрядному срезу,Одновременно с разрядными срезами очередного столбца фрагмента изобра- . жения подается сигнал обращения к памяти на вход 12 устройства, по которому в каждой из Н ступеней каждогоиз Ь блоков разрядной свертки выполняетея считывание иэ блоков 4сой ответствующей адресу (т.е. разрядному срезу столбца фрагмента изображения) суммы весовых коэффициентов где"в" Ф 1 По переднему фронту синхроимпульса на входе б устройства в регистры 5 записываются значения промежуточИных результатов:Е(я 1 п ЕЬгде п1.,Н - номер ступени вычислительного конвейераблоков разряднойсвертки, либо с выходов блоков 4 (дляпервых ступеней всехблоков разряднойсвертки), либо с выходов сумматоров Уд 1 101 с = 20 (для остальных ступеней).При этом значения промежуточных регэультатов 8(поступающие на вхо 1,1) ф15 ды регистра 5 . М-й ступени 1-го блоИка разрядной свертки, являются накопленными в течение И тактов взвешенными суммами весовых коэффициентов для 1-х разрядов элементов соответствующих И столбцов фрагмента изображения,т.е. являются результатамн свертки для 1-го разрядного среза фрагмента изображения размером ИкИ с центром в элементе (, 1). 25Значения промежуточных результатов с выходов Я-х ступеней 1-х блоков разрядной свертки (т.е. с выходов соответствуннцих регистров 5 Е 1) суммируют ся на многовходовом сумматоре 18 с учетом относительного сдвига результатов разрядной свертки по разрядной сетке:ии) е35,1(111Для сохранения высокого быстродействия устройства в многовходовом сумматоре 18 может быть реализован кон вейерный режим работы сумматора 8,при этом запись значений промежуточ-ных результатов в регистры 6 выполняется по переднему Фронту синхроимпульса на входе 16 устройства. На выходе 45 15 устройства в каждом такте работы устройства Формируется результат свертки, который может быть воспринят внешним устройством также по переднему Фронту синхроимпульса. 50Формула изобретенияУстройство цифровой двумернойсвертки, содержащее Ь блоков памяти таблиц матрицы (Ь - разрядность обра-. батываемых данных), многовходовый сумматор,. группу регистров данных, причем выход многовходового сумматора подключен к выходу устройства, о т л и - ч а ю щ е е с я тем, что, с целью расширения области применения за счет возможности применения для обработки аэрокосмических изображений, в него введены группа буферных блоков памяти, счетчик, элемент НЕ, Ь (М) блоков памяти таблиц матрицы, (Н - число столбцов матрицы весовых коэффициентов), матрица регистров, матрица сумматоров, причем вход режима работыустройства подключен к входу управле-. ния коэффициентом пересчета счетчика, выход которого подключен к адресным входам буферных блоков памяти группы синхровход устройства подключен к синхровходу счетчика, синхровоходам регистров данных группы, синхровходамрегистров матрицы и через элемент НЕ к входам записи-чтения буферных блоков памятигруппы, информационный вход устройства подключен к информационному входу первого регистра данных группы, выход ш-го регистра дан-, ных группы подключен к информационному входу ш-го буферного блока памя ти группы, выход которого подключен к информационному входу (а+1) -го регистра данных группы, (ш = 1 М, где И - число строк матрицы весовых коэффициентов), 1-й разряд адресного входа 1 п-го блока памяти таблиц мат- рицы подключен к выходу 1-го разряда1 с-го регистра данных группы, (1 = 1Ь, 1 с = 1 И, и = 1 Я), вход управления обращением к памяти устройства подключен к входам выборки блоков па-, мяти таблиц матрицы, и-й вход управления записью устройства подключен к входам записи-чтения 1 п-х блоков памяти таблиц матрицы, я-й вход загрузки таблиц устройства подключен к информационным входам 1 п-х блоков памяти таблиц матрицы, выход 1 1-го блока памяти таблиц матрицы подключен к информационному входу 1 1"го регистра матрицы, выход 1-го сумматораматрицы подключен к информационномувходу 1,1-го регистра матрицы, Ц= 2 И), выход (1, 1-1)-го регистраматрицы подключен к первому входу11-го сумматора матрицы, второй входкоторого подключен к выходу Ц-гоблока памяти таблиц матрицы, выход10-го регистра матрицы подключен к1-му входу многовходового сумматора.647585 Фг Составитель М.СилН,Гунько Техред М.Дидык Корректор Н.Король едак Производственно-издательский комбинат патент", г. Ужгород, ул. Заказ 40 Тираж 420 ВНИИПИ Государственного комитета 333035, Москва, Подписноеизобретениям и открытиям5, Раувская иаб., д. 4/5