Многоканальный преобразователь перемещения в код

Й с,:,с-; О Л И С А Ией" Е ИЗОБРЕТЕН И Я нн 43024 Союз Советскик Социалистических Республик(22) Заяв с присоединением заявки32) Приоритетпубликовано 15.11,74. Бюллетень42ата опубликования описания 03.04.75 Государствеиныи комитоФ вета Министров СССРо делам изобретений. К, Скворц 71) Заявите АНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЕРЕМЕЩЕНИЯ В КОД(54) МНОГ по- раИзобретение относится к преобразователям перемещения в коды, использующим метод следовательцого счета элементарных при щений кодируемых величин.Известен п-канальный преобразователь перемещения в код, содержащий и пар датчиков перемещения, коммутатор, два триггера, вход каждого из которых соединен с выходом одного из каждой пары датчиков, два вентиля, подключенные к выходам триггеров, два регистра сдвига и блок управления, один из выходов которого подключен к входу коммутатора, а второй - ко входам вентилей.Быстродействие известного преобразователя ограничено условием, чтобы за время, равное периоду опроса датчиков, любое из перемещений изменялось не более, чем на четверть шага прямоугольного сигнала датчика.Кроме того, известный преобразователь неравномерно потребляет ток от источника питания, поскольку коды перемещений, циркулирующие в регистрах сдвига, меняются произвольным образом.С целью увеличения скорости преобразования и повышения равномерности потребления питания в преобразователь введены вычитатели, инверторы, вентили, сумматор по модулю 2 и элементы задержки, причем выход каждого вентиля через последовательно включснныс вычитатель, регистр сдвига, дополнительный вентиль и элемент задержки соединен со входом другого триггера, выход каждого регистра сдвига через инвертор соединен со вторым входом вычитателя, включен ного на входе другого регистра сдвига, одиниз входов сумматора соединен с выходом вычитателя непосредственно, а другой вход сумматора соединен с выходом другого вычитателя через последовательно включенные реги стр сдвига, дополнительный вентиль и третийэлемент задержки, а другие входы дополнительных вентилей, инверторов и третьи входы вычитателей соединены с выходами блока управления,15 Предлагаемый преобразователь обладаетбыстродействием, превышающим вдвое быстродействие известного преобразователя при одинаковой разрешающей способности и одинаковой частоте опроса датчиков, содержит 20 на 2 п запоминающих элементов меньше, чемизвестный, и равномерно потребляет ток, что позволяет снизить мощность источника питания.Блок-схема предлагаемого и-канального 25 преобразователя перемещений в коды изображена на чертеже.Преобразователь включает п-датчиков перемещений 1 и п датчиков перемещений 2, причем каждому перемещению соответствует па- зО ра датчиков, состоящая из датчика 1 и датчика 2. Датчик 1 из т-пары подключен к а- выходу коммутатора 3, а датчик 2 из этой жеи/ п пары - к выходу с номером т+ -т --2 2,) (при нумерации выходов коммутатора по порядку следования выходных сигналов). Выходы всех датчиков 1 объединены и подключены к счетному входу триггера 4. Выходы всех датчиков 2 также объединены и подключены к счетному входу триггера 5, Выходы триггеров через вентили 6 и 7 соединены с первыми входами вычитателей 8 и 9, Выход вычитателя 8 через последовательно соединенные регистр сдвига 10 и инвертор 11 подключен к второму входу вычитателя 9, а выход вычитателя 9 через последовательно соединенные регистр сдвига 12 и инвертор 13 подключен к второму входу вычитателя 8. Выходы регистров сдвига 10 и 12, кроме -того, подключены соответственно через вентили 14 и 15 и последовательно соединенные с ними элементы задержки 16 и 17 к счетным входам триггеров 5 и 4. Вход коммутатора, другие входы триггеров, инверторов, вентилей и третьи входы вычитателей соединены с выходами блока управления 18. Сумматор 19 одним из входов подключен непосредственно к выходу вычитателя 9, а другой вход сумматора через элемент задержки 20 подключен к выходу вентиля 14, соединенного с выходом регистра сдвига 10. Преобразователь работает следующим образом.Моменты опроса любого датчика 1 сдвинуты относительно моментов опроса датчика 2 того же канала на половину периода опроса. Состояния датчиков 1 поочередно фиксируются триггером 4, а состояния датчиков 2 фиксируются другим триггером 5. С выходов триггеров двоичные последовательности состояний датчиков подаются через вентили 6 и 7 и вычитатели 8 и 9 на входы регистров сдвига 10 и 12 и задерживаются в этих регистрах на половину периода опроса, С выходов регистров сдвига последовательности состояний датчиков поступают на инверторы 11 и 13 и вентили 14 и 15 с элементами задержки 16 и 17. Сигналы с выхода блока управления 18 гасят в инверторах информацию о состояниях датчиков и разрешают прохождение этой информации через вентили на счетные входы триггеров 4 и 5. При этом последовательность состояний датчиков, сформированная одним из триггеров, пройдя через регистр сдвига, поступает на счетный вход другого триггера. Триггеры, кроме указанной выше операции формирования двоичных последовательностей состояний датчиков, производят также суммирование по модулю 2 состояний датчиков 1 с задержанными в регистрах сдвига (на половину периода опроса) состояниями датчиков 2 и состояний датчиков 2 с задержанными состояниями датчиков 1. В регистрах сдвига 10 и 12 хранятся р-разрядные последовательные коды перемещений п-каналов, причем первые 5 10 15 20 25 30 35 40 45 50 55 60 б 5 разряды кодов используются для запоминания состояний датчиков.Цикл работы преобразователя соответствует одному периоду коммутатора, в течение которого происходит опрос всех датчиков и формирование кодов приращений во всех каналах. Процесс формирования кодов перемещений удобно рассмотреть па примере одного канала в течение одного цикла.Перед опросом датчиков сигнал с блока 18 производит установку в О триггеров 4 и 5. Сигнал коммутатора 3 опрашивает состояние датчика 1, и результат опроса фиксируется в триггере 4. Через вентиль 6 состояние триггера 4 поступает на первый вход вычитателя 8. На второй вход вычитателя 8 с выхода регистра 12 через инвертор 13 поступает первый разряд кода данного перемещения, в котором было записано состояние датчика 2 этого же канала в середине предыдущего цикла. Поскольку на инверторе 13 первый разряд кода стирается сигналом с блока 18, то в данном также на второй вход вычитателя 8 всегда поступает код О, и в первый разряд записывается состояние датчика 1. В этом же такте первый разряд кода через вентиль 15 поступает па вход элемента задержки 17. Во втором такте выходной сигнал элемента задержки 17 поступает на счетный вход триггера 4. При этом происходит суммирование по модулю 2 кода текущего состояния датчика 1 с кодом предыдущего состояния датчика 2. Результат суммирования через вентиль 6 поступает на первый вход вычитателя. На второй вход вычитателя 8 в качестве уменьшаемого поступает второй разряд кода перемещения с выхода регистра 12 через инвертор 13, При этом вентиль 15 закрыт. В следующих тактах на второй вход вычитателя 8 последовательно поступают остальные разряды кода перемещения данного канала, складываясь в вычитателе с единицами засма, если они получаются при формиров; нпи второго разряда кода перемещения, при этом вентиль 6 остается закрытым. С выхода вычитателя 8 разряды кода перемещения последовательно поступают в регистр сдвига 10, Единица заема при формировании последнего разряда кода гасится сигналом, поступающим на третий вход вычитателя с выхода блока 18.Далее аналогичным образом опрашивается датчик 1 следующего канала и т, д,Через половину периода работы коммутатора, когда младший разряд кода рассматриваемого канала появится на выходе регистра 10, происходит опрос датчика 2 этого же канала, Результат опроса фиксируется в триггере 5 и через вентиль 7 и вычитатель 9 записывается в младший разряд кода перемещения, формируемого в регистре 12, вместо кода, соответствующего датчику 1 в начале цикла,Лналогично описанному выше процессу происходит сложение по модулю 2 состояния датчика 2 с состоянием датчика 1 в начале цикла. Результат сложения вычитается из второго разряда кода перемещения в вычитателе 9, а единица заема вычитается из старших разрядов этого кода и гасится при формировании последнего разряда.Следующий цикл начинается опросом датчика 1 рассматриваемого канала в момент появления на выходе регистра 12 младшего разряда кода данного перемещения.В сумматоре 19 производится уточнение кодов перемещений путем сложения по модулю 2 состояния датчика 2, соответствующего средине цикла с состоянием датчика 1, соответствующего началу цикла, и записи результата в первый разряд выходного кода. Все старшие разряды кода, начиная со второго, переписываются с выхода вычитателя 9 в сумматор 19 без изменения, так как в это время вентиль 14 закрыт. Выход сумматора является выходом преобразователя.Преобразователь устроен так, что одновременно с опросом датчика 1 канала т происи ходит опрос датчика 2 канала т+ - ,2Инверторы 11 и 13 предназначены для преобразования прямых кодов в обратные и наоборот. В результате двойного инвертирования кодов в течение цикла работы преобразователя в одном из регистров хранятся прямые коды перемещений, а в другом - обратные, т. е. каждая 1 кода половину своего пути проходит в виде О, а О - в виде 1. При построении регистров сдвига на импульсных элементах (например, ферротранзисторных модулях) введение инверторов приводит к выравниванию потребления тока от источникапитания. Предмет изобретения5Многоканальный преобразователь перемещения в код, содержащий в каждом канале два датчика перемещения, входы которых соединены с коммутатором, а выходы - со вхо дами триггеров, вентили, подключенные к выходам триггеров, регистры сдвига и блок управления, один из выходов которого подключен ко входу коммутатора, а второй - ко входам вентилей, о т л и ч а ю щ и й с я тем, что, 15 с целью увеличения скорости преобразованияи повышения равномерности потребления питания, в него введены вычитатели, инверторы вентили, сумматор по модулю 2 и элементы задержки, причем выход каждого вентиля че рез последовательно включенные вычитатель,регистр сдвига, дополнительный вентиль и элемент задержки соединен со входом другого триггера, выход каждого регистра сдвига через инвертор соединен со вторым входом вы читателя, включенного на входе другого регистра сдвига, один из входов сумматора соединен с выходом вычитателя непосредственно, а другой вход сумматора соединен с выходом другого вычитателя через последователь но включенные регистр сдвига, дополнительный вентиль и третий элсмент задержки, вторые входы дополнительных вентилей, инверторов и третьи входы вычитателей соединены с выходами блока управления.450214 Составитель И. Назаркинаедактор Л. Цветкова Техред С, Гусенюк Корректор Н. Лебедев каз 780/12ЦНИИПИ Г ипография, пр, Сапунова,Изд.1133ударственного комитета Со по делам изобретений и о москва, Ж, Раушская н Тираж 624 Подписноеета Министров СССРрытийд. 4/5