Устройство для формирования четверично-кодированных последовательностей

(5)5 Н 03 М 5/00 ДАРСТВЕННЫЙ КОМИТЕТЗОБРЕТГНИЯМ И ОТКРЫТИЯМГКНТ СССР ГО УПО ИПР 0 К МУ СВИДЕТЕЛЬСТВ(57) Изобретение относится к радиотехнике и может применяться в системах передачи информации, синхронизации, где требуется использование сигналов с высокой структурной скрытностью, Целью изобретения является повышение информативности устройства. Устройство содержит генератор 1 тактовых импульсов, триггер 2, элемент ИЛИ-НЕ 3, и-разрядный счетчик 4, и-разрядный регистр 5, и логических блоков 6, выполненных на элементах И 7 и элементе ИЛИ 8, группы элементов И 9 и 11; сумматоры 10, 12, 13 по модулю два, модулятор 14. 1 ил,Изобретение относится к радиотехникеи может применяться в системах передачиинформации, синхронизации, где требуетсяиспользование сигналов с высокой структурной скрытностью.Цель изобретения - повышение информативности устройства.На чертеже показана функциональнаясхема предлагаемого устройства,Устройство содержит генератор 1 тактовых импульсов, триггер 2, элемент ИЛИ-НЕ3, и-разрядный счетчик 4, п-разрядный регистр 5, и логических блоков 6, каждый изкоторых выполнен на элементах И 71-7 П иэлементе ИЛИ В, первую группу элементовИ 91-9, и первый сумматор 10 по модулюдва, составляющие первый арифметическийблок, вторую группу элементов И 111-11 ивторой сумматор 12 по модулю два, составляющие второй арифметический блок, третий сумматор 13 по модулю.два и модулятор14,Устройство работает следующим образом,После запуска устройства триггер 2 переходит в.единичное состояние. Одновременно на выходе элемента ИЛИ-НЕ 3образуется перепад уровня с единичного нанулевой, что обеспечивает установку нулевого уровня на входе установки в "0" счетчика 4, запись в регистр 5 его входныхсостояний, которые были на первых информационных входах в момент стробированиязапускающего импульса, включение модулятора 14, Так как нулевой потенциал навходе установки в "0" счетчика 4 являетсяодновременно разрешающим счет, то с приходом очередного тактового импульса генератора 1 состояние счетчика 4 начинаетменяться. Ровно через 2" тактов на последнем и-м выходе счетчика 4 появляетсяединичный потенциал, который возвращаетв нулевое состояние триггер 2, Но нулевоесостояние на выходе элемента ИЛИ-НЕ 3 неисчезает, так как единичное состояние последнего разряда счетчика 4 теперь будетна другом входе элемента ИЛИ-НЕ 3 ещеравно 2" тактов. В момент возврата поп следнего разряда счетчика 4 в нулевое состояние на входах элемента ИЛИ-НЕ 3будут нулевые состояния, что соответствуетвозврату устройства в исхедное состояние,Знак для и слагаемых, каждое из которых является некоторой последовательностью из 2" элементов, обьясняетназначение сумматора 10 по модулю два впервом арифметическом блоке, на выходекоторого должен быть сформирован код последовательности Уолша, Каждое слагаемое на входах сумматора 10 является последовательностью Радемахера (7). Каждая (и-)+1)-я последовательность Радемахера (где ) = 1, 2, и) поступает на )-й элемент И 9 с)-го выхода счетчика 4, когда оннахо дится в динамическом режиме и когда надругом входе )-го элемента И 9 установлен единичный потенциал с )-го выхода регистра 5, в который был записан двоичный код инверсного и-разрядного представления 1.0 номера формируемой последовательностиУолша. Если на )-м выходе регистра 5 установлен нулевой потенциал, то этот потенциал подается на вход )-го элемента И 9, который закрывается и, следовательно, не 15 пропускает (и-)+1)-ю последовательностьРадемахера на )-й вход сумматора 10.Знак для (и) слагаемых, каждое из которых является некоторой последовательностью из 2" элементов, объясняет 20 назначение сумматора 12 по модулю два вовтором арифметическом блоке, на выходе которого должен быть сформирован код производящей последовательности, Каждое слагаемое на входах сумматора 12 явля ется результатом логического умножения наэлементах 11 и двух кодовых последовательностей. Одной из входных кодовых последовательностей )-го элемента И 11 (где ) = 1, 2 и) является последовательность, 30 которая формируется на выходе)-го логического блока 6,. поэтому первый вход)-го элемента И 11 соединен с выходом )-го логического блока 6, Другой входной кодовой последовательностью, поступающей на 35 другой вход )-го элемента И 11, являетсяпоследовательность, формируемая на выходе 0+1)-го логического блока 6. поэтому другой вход )-го элемента И 11 соединен с выходом +1)-го логического блока 6.40 Наличие первых входов)-го логическогоблока 6 (где ) = 1, 2п), по которым поступают соответствующие последовательности Радемахера и которые поэтому соединены с соответствующими выходами счетчика 4, и вторых 45 входов)-го логического блока 6, которые являются вторыми информационными входами устройства у 1 ,у, объясняет назначение )-го логического блока 6, на выходе которого формируется (и+1)-я после довательность Радемахера, где= 1, 2 иявляется номером позиции у-го информационного входа устройства, на которой установлен единичный потенциал, При этом на остальных (и) позициях у)-го информа ционного входа установлены нулевые потенциалы.Состояния элементов памяти регистра 5в динамическом режиме работы счетчика 4 остаются неизменными, даже если на ин 1008799ф р мя вы ре ни ус из ми ис о из о на сл д росо тпе впо твы оскогДЯ ка ми ры мо дво лом т и (по кот а, дае а, если Оинф = 01 р, если Оинф = 1) д, если Оинф = 0 у, если Оинф = 13 если Оупр =0 если Оупр 1 =- 1 аличие в предлагаемом устройстве локих блоков 6, дающих устройству втоинформациОнные входы у 1, у, ,уп,оляет менять структуру производящейедовательности, формируемой на высумматора 12 и поступающей на втовход сумматора 13, и, следовательно, 45ть структуру двоичного производногона информационном входе модулятоо является существенным отличием оттного устройства. При этом, чтобы солись корреляционные свойства форемых устройством кодов, нармационных входах у 1, у 2, ,уп можименять лишь комбинации, отвечающиеющим требованиям: и-позиционнаяомбинация должна иметь только на одной 55ии единичный потенциал, ее номер(где2, . и) будет соответствовать (п-+ 1)-йдовательности Радемахера, которуюпропускать 1-й логический блок б из поз пос рои мен кода ра,ч изве хран мир инф ноп след у-й пози 1=1, посл буде мационных входах регистра 5 в это вресостояния меняются, Смена состояний одов регистра 5 возможна лишь при оченом запуске устройства. Смена состояна вторых информационных входах 5 ройства у 1, у 2, ".,уп также должна проодиться в промежутках между запускау.,тройства.Сумматор 13 складывает по модулю 2 дную последовательность Уолша и про дящую последовательность, формируя воем выходе двоичную производную поовательность, Поэтому первый и втовходы сумматора 13 соединены ветственно с выходом сумматора 10 1 ого арифметического блока, с которого упает последовательность Уолша, и с дом сумматора 12 второго арифметичео блока, с которого поступает произвоая последовательность. 20 Таким образом, на выходе сумматора 13 дые 2" тактов работы генератора 1 форуется производный двоичный код, котопоступает на информационный вход улятора 14, Модулятор 14 формирует из 25 чного кода в соответствии с потенциана втором управляющем входе четверч н о - к о д и р о в а н н ы й к о д ледовательность из четырех элементов),рый условно обозначим в виде 30 , д, у, Логика работы модулятора 14 зася следующим образом: всех и последовательностей Радемахера, поступающих на соответствующие его первые входы; номерпозиции с единичным потенциалом на каждом и-м входе должен быть различным.Следовательно, при установке только таких комбинаций на вторых информационных входах в устройстве формируется ивпроизводящих последовательностей по числу перестановок у, при этом корреляционные свойства формируемых четвертичнокодирова н н ых последа вател ьн остей будут аналогичны Е-кодам.Таким образом, использование изобреитения позволяет в враз увеличить число2формируемых четвертично-кодированных последовательностей,Формула изобретения Устройство для формирования четвертично-кодированных последовательностей, содержащее генератор тактовых импульсов, выход которого соединен с тактовыми входами и-разрядного счетчика и триггера, выход которого соединен с первым входом элемента ИЛИ-НЕ, выход которого соединен с первым управляющим входом модулятора, тактовым входом и-разрядного регистра и входом установки в "0" и-разрядного счетчика, выходы разрядов которого соединены первыми входами одноименных элементов И первой группы, выходы которых соединены с одноименными входами первого сумматора по модулю два, второй управляющий вход модулятора подключен к выходу первого разряда п-разрядного счетчика, выход первого разряда и-разрядного регистра соединен с вторым входом первого элемента И первой группы, второй вход элемента ИЛИ-НЕ объединен с входом установки в "0" триггера и подключен к выходу последнего разряда и-разрядного счетчика, вход установки в "1" триггера, информационные входы и-разрядного регистра и выход модулятора являются соответственно входом "Пуск",.первыми информационными входами и выходом устройства, о т л и ч а ю - щ е е с я тем, что, с целью повышения информативности устройства, в него введены второй и третий сумматоры по модулю два, вторая группа из (и)-го элементов И и и логических блоков, каждый из которых выполнен на элементе ИЛИ и и элементах И, выходы которых соединены с одноименными входами элемента ИЛИ, выход элемента ИЛИ первого логического блока соединен с первым входом первого элемента И второй группы, выходы элементов ИЛИ второго (и)-го1608799 Составитель Н,БочароваТехред М.Моргентал Корректор Э,Лончакова Редактор Л.Зайцева Заказ 3624 Тираж 658 . Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина; 101 логических блоков соединены с первыми входами второго(п)-го элементов И второй группы и вторыми входами первого (и)-го элементов И второй группы, выход элемента ИЛИ и-го логического блока соединен с вторым входом (и)-го элемента И второй группы, выходы элементов второй группы соединены с одноименными входами второго сумматора по модулю два, выходы первого и второго сумматоров по модулю два соединены с одноименными входами третьего сумматора по модулю два, выход которого соединен с информационным входом модулятора, выходы второго и-го разрядов и-разрядного регистра соединены с вторыми входами одноименных элементов И пер вой группы, первые входы одноименныхэлементов И логических блоков объединены иподключены к одноименным выходам и-разрядного счетчика, вторые входы элементов И логических бло ков являются соответствующими вторыми информационными входами устройства,