Адаптивный временной дискретизатор

(56) Авторское свидй 805341, кл. Н 03 Н.Цекотил ельство СССР 13/02, 1979 й тех зовано при сигналов ма необходимых нала с отно изобретения ности адапт ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(54) АДАПТИВНЫЙ ВРЕМЕННОЙ ДИСКРЕТИЗАТОР(57) Изобретение относится к анал о ке и может быть испольрегистрации и передаче лым количеством данных, для восстановления сиг сительной точностью. Цел - повышение информатив ивного временного дискре тизатора за счет Оормирования аппроксимирующего сигнала, касающегося накаждом из подынтервалов, за исключением первого и последнего, нижнейили верхней границ коридора допустимой относительной погрешности неменее чем в трех точках. Адаптивныйвременной дискретизатор содержит управляемые делител 2, 11. 12 напряжения, управляемые ключи 1, 15, управляемый усилитель 3 напряжения,блок 4 задания допустимой погрешности, вычитатели 8, 9, 1 О, счетчик 8,управляемый умножитель 19 напряжения, компаратор 14, сумматор 20 блок7 памяти, блок 16 слежения за максимальным сигналом блок 17 слеженияза минимальным сигналом. 3 ил.Изобретение относится к аналоговой и вычислительной технике и можетбыть использовано для регистрациии передачи сигналов малым колицеством данных, необходимых для восстановления сигнала с максимально допустимой относительной погрешностью.Цель изобретения - повышение информативности дискретизатора за счетформирования существенных выборокдля аппроксимирующего сигнала, который в полном объеме использует коридор допустимои относительной погрешности. 15На Фиг. 1 представлена Функциональная схема адаптивного временного дискретизатора; на Фиг. 2 и 3временные диаграммы, поясняющие работу дискретизатора,20Адаптивный временной дискретизатор содержит (Фиг. 1) первый управляемый клюц 1, первый управляемыйделитель 2 напряжения, первый управляемый усилитель 3 напряжения, блокзадания допустимой погрешности,инФормационный вход 5 и управляющий вход 6 дискретизатора, блок 7памяти, счетчик 8, первый 9 и второй10 вычитатели, второй 11 и третий 12управляемые делители напряжения, установочный вход 13 дискретизатора,компаратор 14, второй управляемыйключ 15, блок 16 слежения за максимальным сигналом, блок 17 слеженияза минимальным сигналом, выход 18рискретизатора, управляемый умножитель 19 напряжения, сумматор 20,Дискретизатор работает следующимобразом.Перед началом поступления сигнала в блок 4 задания допустимой погрешности заносится значение 8 . Вмомент начала дискретизации входногосигнала й( с ). поступающего на информационный вход 5 дискретизатора,сигнал по входу 6 разрешает прохождение Г( с ) через первый ключ 1 в блоки на выход устройства 18 в качестве первой существенной выборки. Вэто же время по сигналу с входа 13производится обнуление счетчика 8и подготовка к циклу работы блоков16 и 17 слежения за максимальным иминимальным сигналами. Входной сигнал Г( с ) поступает на вход первого55вычитателл 9 через делитель 2 с коэффициентом деления 1-3, задаваемымблоком 4, и на вход второго вычитате. ля 1 О через усилитель 3 с коэФФициентом усиления 1 + д, задаваемым блоком 4. На вторые входы вычитателей 9 и 10 поступает сигнал предыдущей существенной выборки Б, - 1 с блока 7. С выходов первого 9 и второго 10 вычитателей сигналы С ( с ) = (1 - У) й(с) - Я, - 1 и г, (с) = (1+) Г(С ) - Б - 1 поступают на входы1соответственно второго 11 и третьего 12 делителей напряжения, где происходит их деление на сигнал С, поступающий со счетчика 8, Сигналы(.) = С (С)/ь и В (Г) =С (С)/ с выходов управляемых делителей 11 и 12 напряжения поступают соответственно на блок 16 слежения за максимальным сигналом и на блок 17 слежения за минимальным сигналом, с выхода которых сигналыа-(с): тпахд-(с) и а (с) =пппб (с)поступают на входы компаратора 14. Сигнал а (с ), кроме того, поступает на управляемый умножитель 19 напряженил, где умножается на сигналпоступающий со счетчика 8. Сигнал а ( г ) ь с выхода умножителя 19 Фпоступает на сумматор 20, где складывается с сигналом Б 1. - 1, поступающим с блока 7. Сигнал а" (с )Б - 1 с выхода сумматора 20 поступает на второй ключ 15. через который он проходит на выход 18 дискретизатора по разрешающему сигналу с выхода компаратора 14 при выполнении условия а (г ) Ъ а (с ). Сигнал с выхода компаратора 14 производит также обнуление счетчика 8 и подготовку к следующему циклу работы блоков 16 и 17. По окончании поступления Г( с ) на вход 5 по сигналу, поступающему на вход 13, производится принудительнал выдача через второй ключ 15 на выход 18 последней существенной выборки.Таким образом, условие формирования адаптивного временного подынтервала имеет вид1 + д)т(с;+ ) - Б, - 1 п.п15663 а существенная выборка определяетсясоотношением где = е - ;, 2;= ;На основании приведенных соотношений можно сделать следующие заключения, Существенные выборки, за исключением первой, гаходятся на верхней или нижней границе коридора до пустимой относительной погрешности. Кроме того, на каждом из подынтервалов аппроксимирующего сигнала, за исключением последнего, существует хотя бы одна внутренняя точка, в которой имеется касание аппроксимирующего сигнала и коридора допустимой погрешности.Следствием отмеченных свойств аппроксимирующего сигнала является значительное (более чем в два раза) увеличение длины адаптивных подынтервалов и, соответственно, уменьшение (более цем в два раза) количества существенных выборок по сравнению З 0 с известным дискретизатором.Технико-экономическая эффективность от использования изобретения заключается в сокращении числа подынтервалов аппроксимирующего сигнала и, как следствие, сокращение числа существенных значений сигнала, подлежащих регистрации или передаче и позволяющих восстанавливать исходный сигнал с требуемой относительной 40 точностью.На Фиг. 2 представлены результаты дискретизации с помощью предлагаемого устройства сигнала Г = 1 + + 0,9 ТЗ с относительной точностью 450,04 на отрезкеЕ С - 1,13.На Фиг. 3 представлен сигнал ошибки Ч(с), который строится по соотно- шению 916ретизатора, блок задания допустимой погрешности, выходы которого соединены с управляющими входами первого управляемого делителя напряжения и управляемого усилителя напряжения, второй управляемый делитель напряжения, первый выцитатель, счетчик, ком. паратор и блок памяти, о т л и ч а ющ и й с я тем, что, с целью повышения информативности дискретизатора, в него введен третий управляемый делитель напряжения, управляемый умно- житель напряжения, блок слежения за максимальным сигналом, блок слежения за минимальным сигналом, второй уп - равляемый ключ, сумматор и второй вычитатель, информационные входы управляемого делителя напряжения и управляемого усилителя напряжения подключены к информационному входу дискретизатора, выходы - к первым входам соответственно первого и второго выцитателей, выходы которых соединены с информационными входами соответственно второго и третьего управляемых делителей напряжения, выходы которых соединены с первыми входами соответственно блока слежениг за максимальным сигналом и блока слежения за минимальным сигналом, выход блока слежения за максимальным сигналом соединен с первым входом компаратора, выход которого соединен с установочным входом дискретизатора, управляющим входом второго управляемого ключа, вторыми входами блока слежения за максимальным сигналом и блока слежения за минимальным сигналом и входом счетчика, выходы которогосоединены с управляющими входами второго и третьего управляемых делителей напряжения и управляемого умножителя напряжения, выход которогосоединен с первым входом сумматора,выход которого соединен с информационным входом второго управляемогоключа, выходы первого и второго управляемых ключей являются выходом/(О й(с. 50 Формула изобретения55Адаптивный временной дискретизатор, содержащий первый управляемый ключ, информационный вход которого является информационным входом диск-. дискретизатора и подключены к входублока памяти, выход которого соединен с вторыми входами сумматора ивыцитателей, выход блока слеженияза минимальным сигналом соединен синформационным входом управляемогонапряжения и вторым входом компаратора, управляющий вход первого управляемого ключа является управляющимвходом дискретизатора.