Матричный преобразователь координат

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 9) (111 ц) О 06 Р 7/548 АН БРЕТЕН ТЕЛЬСТ м моделирован В. Попков СС 97 етельство1 7/548,ельство СГ 7/548,ДИНАТ(57) Изобретени лительной техни тносится к вычис и может быть исп Ура УРл-ж ГОСУДАРСТВЕННЫЙ КОМИТЕТЛО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР Д ВТОРСИОМУ СВИ(71) Институт проблв энергетике АН УСС(56) Авторское свидЮ 826344, кл. С 06Авторское свидетР 813421, кл. С Об ТРИЧ НЫЙ ПР ЕО БРАЗО ВАТЕЛЬ КООР 2зовано в специализированных процессорах преобразования координат вектора,Целью изобретения является повышениебыстродействия, Преобразователь содержит первый 1 и второй 2 выцитателиитерационные узлы 3,1 (1:1-и/2), гдеи - разрядность операндовсодержащиесумматор-выцитатель " 4.1 первой группы, сумматор-выцитатель 5. второйгруппы, сумматор - выцитатель 6.1 тре"тьей группы, сумматор-выцитательчетвертой группы (=1-и/4), сумматорвыцитатель 8. 1 пятой группы, однооазрядные сдвиггтели 9.1 первой и10.1 второй групп, коммутаторы11. второй группы и блоки 12,1 памяти. итерационных переменных группы.ил, 15593 Й 3Изобретение относится к областивычислительной техники и может бытьиспользовано в специализированныхпроцессорах. . 5Целью изобретения является повышение быстродействия.На чертеже представлена функциональная схема преобразователя.Преобразователь содержит первый 1 10и второй 2 вычитатели, итерационныеузлы 3 .1 (Е=1 - и/2), содержащие сумматор-вычитатель ч.1; первой группы,сумматор-вычитатель 5.1 второй группы, сумматор-вычитатель 6,1 третьей 15группы, сумматор-вычитатель 7. четвертой группы (=1 - и/4), сумматорвычитатель 8. пятой группы, однораз, рядный сдвигатель 9.Е первой группы,одноразрядный сдвигатель 10.Е второй 20группы, коммутаторы 11.1 с группы,блоки 12.Е памяти итерационных переменных группы.Матричный преобразователь координат работает следующим образом,25Итерационные узлы 3. реализуюткомбинационно следующие выражения:- 3;ф,3 = 2 (у.+1 , А );111 2у;=у, +,; АГ,где у; - вектор;о - вспомогательный вектор;А - матрица коммутации;; " оператор сходимости;номер шага;х скалярС; ; - константы;401 с;,операторы, коммутации (О,1) .Причем каждый последующий узел группы отличается от предыдущего увеличенной величиной сдвига. На входы преобразователя начальные значения операндов у , у , хо подаются в дополнительном коде. При этом операнды у, и у, преобразуются в знакоразрядный код Бутта путем монтажного соединения, После окончания комбинационного вычисления на выходе первой груп. пы модулей появляются промежуточные значения у 1 и 4 и у фУправление выбором вида операции сумматоров-вычитателей 4. 1 - 8.х (сло 55 жение или вычитание) осуществляется знаковым разрядом сумматора 1.дпре - дыдущего узла, а управление одноразрядными сдвигателями 9. 1, 10. 1 и коммутатором 11. 1 - выходом блока 12.3.постоянной памяти информационных переменных. Для сумматоров-вычитателей5.х и 7. оператор сходимостивыполняет противоположные действияпо сравнению с сумматорами-вычитателями 6. и 8 Выход блока 12. постоянной памяти итерационных переменных есть результат анализа старшейчасти разрядного поля переменной хкоторый определяет следующую совокупность операций: "Сдвиг на один разряд"(при (х;( ь 0,375), "Сдвиг на два разряда (при 0,1875 - /х; ( - 0,375),пблокировка операнда" (пропуск операции) при (х;( ( 0,1875,При этом выбор той или иной конста нты в соот ветст вующем итера ционном узле 3. 1 должен осуществляться та"ким образом, чтобы не было сделаноподряд двух шагов в одном слое. Промежуточные значения уи и уи(4, преобразуются из знакоразрядной системысчисления в двоичный дополнительныйкод с помощью вычитателей 1 и 2 путем вычитания из положительной частичисла у+ отрицательной у . Узлы3. 1 (1=т/1 - и/2) реализуют выражение, представляющее собой алгоритмВолдера12У(, = У 1У 2 1У;+, = у,; + , У 2 ; (2)(1 ф "2р ,- угол поворота вектора,Причем в каждом узле вычисление значений у, и у начинается с анализа значейия велйчины хи выбора управляющего воздействия на коммутатор 11.1 и одноразрядные сдвигатели 9., 10По окончании переходного процесса на выходах устройства формируются новые значения координат вектора и реализуются выражения Уи 1= 2 соя х - Е яхп х; у , = Е ваап х + Е соя х. амид (При задании на третьей входной шине нулевого начального операнда на втором и третьем выходах устройства получают выражения У,и 1 = Е,соя х и уи = Е яп х соответственно. Таким образом, реализуется преобразование15993координат и функции синуса и косинуса,При этом при преобразовании координатотсутствует деформация вектора,5Формула изобретения Матричный преобразователь координат, содержащий три группы сумматороввычитателей по и/2 элементов в каждой (п - разрядность операндов), причем выходы информационных и знакового разрядов д-го сумматора вычитателя первой группы (=1-и/4-1) соединены с входом первого операнда и входом выбора оп ера ци и сост ветст вен но ( 1+1) -го сумматора-вычитателя первой группы, входы операндов с первого по третий преобразователя соединены с входами первых операндов сумматоров-вычитате лей соответственно первой, второй и третьей групп, вход знакового разряда первого операнда преобразователя соединен с входом выбора операции первого сумматора-вычитателя первой 25 группы, выходы информационных и знакового разрядов -го сумматора-вычитателя первой группы (1=п/4 п/2-1) соответственно соединены с входом первого операнда и с входом выбора ЗО операций (1+1)-го сумматора-вычитателя первой группы, выходы -х сумматоров-вычитателей второй и третьей групп соединены с входами первых операндов (1+1)-х сумматоров соответст 35 венно второй и третьей групп, выходы и/2-х сумматоров-вычитателей первой, второй и третьей групп соединены с выходами результатов преобразования преобразователя, о т л и ч а ю щ и й О с я тем, что, с целью повышения быстродействия, в него дополнительно введены четвертая и пятая группы сумматоров-вычитателей по п/4 элементов в каждой, две группы одноразрядных 45 сдвигателей по и/2 элементов в каждой, группа блоков памяти итерационных переменных из и/2 элементов, группа коммутаторов из и/2 элементов и два вычитателя, причем сумматоры-вычитате О ли групп с второй по пятую выполнены для работы с избыточными зйакоразрядными кодами, причем выходы информационных разрядов 1-го сумматора-вычитателя первой группы (1=1п/2) соединены с адресным входом 1-го блока памяти итерационных переменных группы, первый и второй информационные входы 1-го коммутатора группы соединены с входами -й константы соответственно первой и второй групп пре-:образователя, выход -го коммутаторасоединен с входом второго операнда1-го сумматора-вычитателя первой группы, управляющий вход 1-го коммутаторагруппы соединен с выходом 1-го блокапамяти итерационных переменных группыи объединен с управляющими входами 1 с-х одноразрядных сдвигателей первой. и второй групп, выходы 1-х сдвигателей первой и второй групп (1=1 и/4) соединены со сдвигом на один разряд в сторону младших разрядов с входами первых операндов 1-х сумматоров-вычитателей соответственно четвертой ипятой групп, выходы 1-х сумматоров-вычитателей второй и третьей групп соединены с информационными входами 1-х одноразрядных сдвигателей соответственно первой и второй групп, входы выбора операций 1-х сумматоров-вычитателей четвертой и пятой групп объе" динены с одноименными входами 1-х сумматоров-вычитателей первой, второй и третьей групп, выходы 1-х одноразрядных сдвигателей первой и второй группсоединены с входами вторых операндов1-х сумматоров-вычитателей третьей ивторых групп соответственно, входыпервых операндов 1-х сумматоров-вычитателей второй и третьей групп объединены с входами вторых операндов 1-хсумматоров-вычитателей четвертой и пятой групп, входы уменьшаемого и вычитаемого первого и второго вычитателейсоединены с выходами соответствующих разрядов и/4-х сумматоров-вычитателей соответственно четвертой и пятой групп, выход 1-го сумматора-вычитателя второй группы соединен с информационным входом (+1)-го одноразрядного сдвигателя первой группы, выход 1-го сумматора-вычитателя третьей ., группы соединен с информационным вхо"- дом (+1)-го одноразрядного сдвигателя второй группы, выход первого вычитателя соединен с входом первоГо операнда (и/4+1)-го сумматора-вычитателя второй группы и информационным входом (и/4+1)-го одноразрядного сдвигателя первой группы, выход второго вычитателя соединен с входом первого операнда (и/4+1)-го сумматора-вычитателя второй группы и информационным входом (и/4+1)-го одноразрядного сдвигателя второй группы, выходы ш-х одноразрядных сдвигателей первой и втоСоставитель С. КуликовТехред М. Ходанич Корректор А. Обручар Редактор И. Ыупла Заказ 838 Тираж 559 ПодписноеВНИИПИ Государственного коьмтета по изобретениям и открытиям при ГКНТ СССР113035, Москва, И, Раушская наб., д. 4/5 мПроизводственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина,101 7 1 Б 9343 врой групп (щ=п/4+1 и/2) соедине- операции в-х сумматоров-вычитателей ны с входами вторых операндов щ-х сум- второй и третьей групп объединены с маторов-вычитателей соответственно входом выбора операции щ-го сумматотретьей и второй групп, входы выборара-вычитателя первой группы.