Многоканальное адаптивное аналого-цифровое устройство

Изобретение относится к автоматике и вычислительной технике и можетбыть использовано для преобразованияв цифровые коды множества аналоговыхсигналов изменение которых от канала к каналу имеет равномерный законраспределения по всему динамическомудиапазону.Целью изобретения является повыше 10ние быстродействия,На фиг.1 приведена структурнаясхема многоканального адаптивногоаналого-цифрового устройства; нафиг.2 - временная диаграмма, поясняющая работу устройства; на фиг, 3функциональная схема блока определения канала с минимальным сигналом.Устройство (фиг.1) содержит Ивычитателей 1.1-1,И, аналоговый коммутатор 2, аналого-цифровой преобразователь (АЦП) 3, цифровой сумматор4, регистр 5 памяти, цифроаналоговыйпреобразователь (ЦАП) 6, блок 7 определения канала с минимальным сигналом, Б триггеров 8,1-8.Б, элементИ 9 и ключи 10.1-10.Б.Блок 7 (фиг.3) содержит элемент 11выбора канала и приоритетный шифратор 12.30Многоканальное адаптивное аналогоцифровое устройство работает следующим образом,В начальный момент 1, триггеры8.1-8,Я и регистр 5 находятся в нулевом состоянии (установка в "0" на35схеме не показана), Напряжение навычитающих входах вычитателей1.1-1.И равно нулю, и входные сигналы без изменения проходят на входыаналогового коммутатора 2. Входныесигналы подаются также на входы блока 7 определения канала с минимальным сигналом. На выходе этого блока,соответсгвующем входу с минимальным 45в данный момент времени сигналом(например, втором), вырабатываетсясигнал уровня логической "1", на остальных выходах блока 7 - "0", Уровень логической "1" с выхода блока 7определения канала с минимальнымсигналом поступает на вход управления аналогового коммутатора 2,подключающего к АЦП 3 минимальный из входЪных сигналов и на Т-вход соответстФ55вующего триггера 8.2. При помощиАЦП 3 производится аналого-цифровоепреобразование входного сигнала,т.е.на выходе АЦП 3 возникает код,соответствующий величине минимальногоиз входных сигнала (2-й канал), Этоткод суммируется цифровым сумматором4 с кодом, хранящимся в регистре 5памяти, и подается на входы регистра5 памяти. По переднему фронту тактового импульса код записывается в регистр 5 памяти. В дальнейшем код,соответствующий аналоговой величине второго канала, поступает на вход ЦАП 6 и на выходные шины устройства.При помощи ЦАП 6 осуществляется преобразование двоичного кода в аналоговый сигнал, т.е. с выхода ЦАП 6 снимается сигнал, напряжение которого равно наименьшему из входных напряжений. Это напряжение поступает на вычитающие входы вычитателей 1.1 1 Л. По заднему фронту тактового импульса триггер 8.2, на Т-входе которого находится уровень логическойП 111 , устанавливается в единичное состояние, В дальнейшем сигнал уровнялогической "1" с выхода триггера 8.2поступает на соответствующий вход управления блока 7 определения канала с минимальным сигналом и выключает второй канал. Затем блок 7 определяет канал с минимальным по величине входным сигналом из оставшихся включенными каналов (1-й канал) и формирует сигнал уровня логической "1" насоответствующем выходе.По сигналу с выхода блока 7 определения канала с минимальным сигналом аналоговый коммутатор 2 подключает к входу АЦП 3 выход первого вычитателя 1,1, на которомнаходится напряжение, равное разности между вторым по величине и наименьшим входными сигналами. В дальнейшем устройство работает аналогично, АЦП 3 преобразует разности между соседними цо величине входными сигналами канала,а в регистре 5 памяти поочередно формируются коды, соответствующие входным сигналам, которые возникают путем суммирования и накопления этих разностей. По сигналам на выходных .винах адреса канала можно определить,какой именно канал включен в данныймомент. По окончании цикла опросавсех каналов многоканального адаптивного следящего АЦП триггеры 8.1"8.М устанавливаются в единичное состояние (т 4 ), на выходе элемента И 9 формируется сигнал уровня логической "1", устанавливающий в исходное сос1520 ЬЬОтояние триггеры 8,1-8,И и регистр 5памяти,В блоке 7 ключи 10,1-10,М служатдля отключения от элемента 11 каналас минимальным сигналом по соответствующему управляющему сигналу, а приоритетный шифратор 12 исключает выдачу на выход блока 7 одновременно нескольких,сигналов в случае равенстваили близких значений величин входныхсигналов блока 7,Формула изобретения 1. Многоканальное адаптивное ана лого-цифровое устройство, содержащее И триггеров (где Б - число каналов), выходы которых соединены с соответствующими входами элемента И,цифровой сумматор, регистр памяти,цифро аналоговый преобразователь, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены аналоговый коммутатор, аналогоцифровой преобразователь, И вычитате лей и блок определения канала с минимальным сигналом, управляющие входы которого объединены с выходами соответствующих триггеров, Т-входы которых объединены с соответствующими ЗО выходами блока определения канала с минимальным сигналом и являются шиной адреса канала, Н-входы триггеров объединены с входом установки регистра памяти и подключены к выходу элемента И, а С-входы объединены с тактовым входом регистра памяти и являются тактовой шиной, выходы аналогоцифрового преобразователя соединеныс соответствующими первыми входамицифрового сумматора, выходы которогоподключены к соответствующим входамрегистра памяти, а вторые входы объединены с соответствующими входамицифроаналогового преобразователя,подключены к соответствующим выходамрегистра памяти и являются выходнойинформационной шиной, первые входывычитателей объединены и подключенык выходу цифроаналогового преобразователя, выходы соединены с соответствующими входами аналогового коммутатора, а вторые входы объединены ссоответствующими информационными входами блока определения канала с минимальным сигналом и являются соответствующими информационными входными шинами, выход аналогового коммутатора соединен с входом аналого-цифровога преобразователя.2. устройство по п.1, о т л ич а ю щ е е с я тем, что блок определения канала с минимальным сигналомвыполнен на И ключах, приоритетномшифраторе и элементе выбора канала,входы которого подключены к выходамсоответствующих ключей, а выходы соединены с соответствующими входамиприоритетного шифратора, выходы которого являются выходами блока,информационными входами и входами управления которого являются одноименныевходы ключей,1520660 12 УЬоды упрабления Составитель Я.Спир Техред Л. Сердюкова но рректор Э.Лончако мак т юПроизводственно-издательский комбинат "Патент", г. Ужгород, ул. Гага Редактор И,ШЗаказ 6769/57ВНИИПИ Государс Тираж 884енного комитета по изо 13035, Москва, Ж, Р Вь/х 5 дух.2 Вюх, ю Подписноетениям и открытиям при ГКНТ ССская наб., д, 4/5