Аналого-цифровой преобразователь

.51) 4 Н 03 М 1/46 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР 1 ( 21 ) 4403375/24-24 (22) 01.03.88 (46) 07.11.89. Бюл. В 41 (71) Ленинградский электротехнический институт им.В.И,Ульянова 1 Ленина) (72) А.В.Анисимов и В.Б.Смолов (53) 681.325 (088.8) .(56) Анисимов А,В, и др. Аналоговые и гибридные вычислительные машины, 1984, с, 75, рис. 2, 15.Балакай В,Г, и др. Интегральные схемы АЦП и ЦАП 1 978, с. 45-27, рис, 1-13, (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение предназначено для использования в качестве Функционального преобразователя для ввода анало- АР ЯО 1520659 А ) 2говой информации в микро- и мини- ЭВМ и может найти применение в приборостроении, управляющих и информационно-измерительных системах. В устройстве решается задача расширения области применения за счет обеспечения Формирования экспоненциальной зависимости выходных сигналов. Для решения поставленной задачи в устройство, содержащее компаратор 1, циФроаналоговый преобразователь 2, регистр 11 управления, устройство 15 управления, введены дешиФратор 3, счетчик 4, постоянные запоминающие устройства 5,6, мультиплексоры 7,8, сумматоры 9,10, регистр 12 сдвига, цепочка 13 инверторов,регистр 14 экспоненты. 1 з.п. Ф-лы, 3 ил.Изобретение относится к Функциональным аналого-цифровым преобразователям и предназначено для использования в приборостроении, управляющихи информационно-измерительных системах.Цель изобретения - расширение области применения за счет обеспеченияформирования экспоненциаяьной зависи"мости выходных сигналов,На Фиг,1 представлена схема преобразователя; на Фиг, 2 - схема устройства управления; на Фиг. 3 - блоксхема алгоритма нелинейного преобразования,Преобразователь содержит компаратор 1, цифроаналоговый преобразователь 2, дешифратор 3, счетчик 4,постоянные запоминающие устройства 5 и6, мультиплексоры 7 и 8, сумматоры9 и 10, регистр 11 управления, регистр 12 сдвига, цепочку инверторов13, регистр 14 экспоненты и устройство 15 управления, содержащее сдвиговый регистр 16, генератор 17 тактов,инвертор 18, элемент И 19,триггер 20и элемент И 21.1Преобразователь работает следующим образом,3Сигналом "Начальный Установ"(н.у.) обнуляется сдвиговый регистр16 устройства управления. Начальныйустанов нужен только при первичномзапуске устройства после включенияпитания, В конце каждого цикла пре"образования в сдвиговом регистре 16Формируется нулевой код. Процедуракодирования начинается по сигналу"Пуск", по которому в младший разрядсдвигового регистра 16 заноситсяединица, что приводит к началу работы по кодированию входного напряжения. Вычисление значения экспоненциальной Функции осуществляется по алгоритму Волдера с двойными итерационными шагами.Аналитические зависимости, лежащие в основе алгоритма, имеют следующий вйд;0, = 0; - 1 х 11 + ;2 .Бхяп щ Идхх,Начальными условиями для вычисления являются значенияВ = х х = 1.ф1В результате вычислений в регистре экспоненты Формируется требуемый результат:х= ехр (х).Блок-схема алгоритма приведена10 на фиг.З. Управляющие сигналы А 1 15 20 г 5 30 35 40 45 50 55 А 4 вырабатываются устройством 15 управления, причем управляющий сигнал А 1 вырабатывается однократно и служит для начальной установки элементов экспоненциального преобразователя, управляющие сигналы А 2 - А 4 обеспечивают итерационное подзарядиое вычисление Функции экспоненты и вырабатываются в циклическом режиме. Двойные итерационные шаги обеспечиваются триггером 20, включенным по схеме счетного триггера, Благодаря наличию в устройстве управления триггера 20 сигнал с выхода, Я 4 сдвигового регистра 16 поступает на вьпсод А 4 устройства управления через элемент И 21 в зависимости от признака РЗ, которым является выход счетного триггера 20, Признак РЭ (фиг.З) обеспечивает повторное выполнение итерации, т.е. итерации с той же константой, что обеспечивается сохранением кода в счетчике 4 при повторной итерации. Завершение преобразования обеспечивает признак Р 2, который соответствует установке на счетчике 4 кода и-й итерации.Эта итерация уже не должна выполняться, так как все искомые цифры результата получены. Начальная установка триггера 20 в нулевое состояние обеспечивает увеличение кода счетчика 4 при второй повторной итерации. Признак Р 2 вырабатывается дешифратором 3,Уточним особенности выполнения отдельных операций в блок-схеме. Сдвиг кода в регистре 12 сдвига осуществляется по тактовому сигналу А 2 подачей этого тактового сигнала на вход сдвига регистра 2, Операция вычитания, предусмотренная в алгоритме по тактовому сигналу АЗ,реализуется тем, что в постоянных запоминающих,устройствах 5 и 6 записаны дополнительные коды констант 1 п(1 + + 2) и 1 п(1-2 ), что обеспечивает в сумматоре ,9 замену вычитания сложением с дополнительным кодом отрицательного числа, а в сумматоре5 152010 вычитание заменяется сложением собратным кодом, Формируемым цепочкойинверторов 13, с прибавлением корректирующей единицы путем подачи на свободный вход переноса в младший разряд сумматора 1 О сигнала с выходакомпаратора .Итерационное выражение по вычислению Ц,;+, реализуется в виде0 , - х -1 п(1+2),1=1где х имеет Форму напряжения и поступает на вход компаратора 1, а суммаФлогарифмов поступает на вход компаратора 1 с выхода цифроаналоговогопреобразователя 2, декодирующего код,получаемый при суммировании на сумматоре 9 и записываемый в регистр11 управления.Признаком завершения преобразования служит Р 2, свидетельствующий отом, что на регистре 14 экспонентысформирован искомый результат.Таким образом, преобразователь выполняет поразрядное экспоненциальное аналого-цифровое преобразованиебез снижения точности по сравнениюс линейным аналого-цифровым,преобразованием,Формула Изобретения 1. Аналого-цифровой преобразователь, содержащий компаратор, первый вход которого является входной шиной, второй вход соединен с выходом цифроаналогового преобразователя, выходы которого подключены к соответствующим выходам регистра .управления,устройство управления, первый вход которого является шиной пуска, о т л и - ч а ю щ и й с я тем; что, с целью расширения области применения за счет обеспечения Формирования экспоненциапьной зависимости вьиодных сигналов, в него введены два сумматора, два мультиплексора, два постоянных запоминающих устройства, регистр сдвига, регистр экспоненты, дешифратор, цепочка инверторов и счетчик, выход которого соединен с входами первого и второго постоянных запоминающих устройств и входом дешифратора, вход которого является шиной признака готовности результата преобразования я соединен с вторым входом устройства управления, выходы первого и второго постоянных запоми 659 6нающих устройств соединены с первыми вторым входами первого мультиплексора, соответственно вход первого5мультиплексора соединен с первым инФормационным входом первого сумматора, второй информационный вход которого соединен с входом регистра управления, информационный вход которо 10 го подключен к выходу первого сумматора, выход регистра сдвига соединен с входом цепочки инверторов ипервым входом второго мультиплексора,выход цепочки инверторов соединен свторым входом второго мультиплексора, третьи выходы первого и второгомультиплексоров соединены с выходомкомпаратора, выход второго мультиплексора соединен с первым информа 20 ционным входом второго сумматора,второй информационный вход которого соединен с выходом регистра экспоненты,вход переноса в младший разряд второго сумматора соединен с выходом ком 25 паратора, информационный вход регистра экспоненты соединен с выходомвторого сумматора, входы начальнойустановки счетчика, регистра сдвига,регистра экспоненты, регистра управ 3 р ления соединены с первым выходом устройства управления, вход сдвига регистра сдвига соединен с вторым выходом устройства управления, информационный выход соединен с выходом второго сумматора, входы записи регистра управления, регистра экспоненты,регистра сдвига соединены с третьимвыходом устройства управления, счетный вход счетчика соединен с четвертым вьиодом устройства управления,третий вход которого является шинойначальной установки, а выход регистра экспоненты является выходной шиной,2. Преобразователь по п,1, о тл и ч а ю щ и й с я тем, что устройство управления выполнено на сдвиговом регистре, генераторе тактов,триггере, двух элементах И, инверторе,50 вход которого является вторымвходом устройства, первым входом ко-торого является вход младшего разряда сдвигового регистра, вход сдвигакоторого соединен с выходом генератора тактов, вход сброса объединен:.с входом сброса триггера и являетсятретьим входом устройства, первым,вторым и третьим выходами которогоявляются соответственно первый,втоЗаказ 6769/57 Тираж 884 ПбдписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., д. 4/5 оизводственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина, 1 рой и третий выходы сдвигового регистра, начиная с младшего разряда,четвертый выход которого соединен спервыми входами первого и второгоэлементов И, второй вход первого элемента И соединен с выходом триггера,а выход является четвертым выходом устройства, второй .вход второго элемента И подключен к выходу инвертора, а выход соединен с входом разряда сдвигового регистра, следуюшегоза младшим его разрядом, и с 1 и Квходами триггера, С-вход которогоподключен к выходу генератора тактов.