Устройство для решения дифференциальных уравнений

(56) Авторское с1 395857, кл. С применения ных машинах шение точно альных урав Для достиже ство содержи лельные цел дами пониже производной аналоговых вычислитЦель изобретенияти решения дифференцений первого порядкаия указанной цели уст две независимые па овь Р 35.Т.Леген рой ал 8) видет06 С ельство СССР7/38, 1974. решения уравнения мет я и повышения порядка ло повыс ння дифф поз в(54) УСТРОЙСТВО ДЛЯЦИАЛЬНЫХ УРАВНЕНИЙ(57) Изобретение отнтельной технике и пр ЕЦЕНИЯ ДИФФЕРЕНренечного ре точность ок циального у пенсации оши ком нения в результа ния ки в однои цепи рй. 1 ил. ится к вычисли счет дру дназначено для принципиую Г 0 СУДДРСТВЕННЫй НС)МИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР Изобретение относится к вычислительной технике и может быть применено в аналоговых вычислительных машинах.Цель изобретения - повышение точности решения дифференциальных уравнений первого порядка.На чертеже изображенаальная схема устройства.Устройство для решения дифференциальных уравнений содержит операционный усилитель 1 с конденсатором 2 обратной связи, операционный усилитель 3 с резистором 4 обратной связи, операционный усилитель 5 с резистором 6 обратной связи, операционный усилитель 7 с резистором 8 обратной связи, операционный усилитель 9 с резистором 10 обратной связи и операционный усилитель 11 с резистором 12 ,обратной связи, конденсаторы 13 и 14, резисторы 15-24. Операционный усилитель 1, конденсатор 2, резисторы 15 и 16 в совокупности составляют интегратор 25, операционный усилитель 9, резисторы 10, 19 и 23 в совокупности составляют сумматор 26, резистор 20 и конденсатор 4 в совокупности составляют фильтр 27, операционный усилитель 11, резисторы 12, 21 и 22 в совокупности составляют сумматор 28, операционные усилители 3, 5 и 7, конденсатор 13 и резисторы 4, 6, 8, 13, 17, 18 и 24 в совокупности составляют схему 29 интегратора.Устройство работает след щим образом. Подаваемый на вход сигнал через седьмой 16 и восьмой 17 резисторы одновременно подаются на две независимае параллельные цепи решения дифференциального уравнения. Через седьмой резистор 16 входной сигнал 11поступает на вход первого операционного усилителя 1, На первом операционном усилителе 1 с первым конденсатором 2: и первым резистором 15 обратной свя 1509948зи осуществляется интегрирование и инвертирование входного сигнала У , Сигнал П с .выхода первого операционного усилителя 1 представляет собой сумму сигнала ошибки решения дифференциального уравнения методом понижения порядка производной (прямое интегрирование) и сигнала решения дифференциального уравнения, взятую с 10 противоположным знаком. При интегрировании высокочастотная составляющая ошибки гасится, но происходит усиление низкочастотной составляющей ошибки, Передаточная функция первой цепи 5 решения дифференциального уравнения имеет вид:Пех К 15Г 1+ 1 шС К, 1 К 16Через восьмой резистор 17 входной 20 сигнал Г е также поступает на вход второго операционного усилителя 3. Одновременно на вход второго операционного усилителя 3 через пятнадцатый резистор 24 поступает сигнал П 25 с выходачетвертого операционного усилителя 4. С выхода второго операционного усилителя 3 снимается сигнал Б определяемый выражением:30( фХ )14Полученный сигнал П с выхода второго операционного усилителя 3 через девятый резистор 18 поступает на вход третьего операционного усилителя 5, с выхода которого снимается сигнал О, определяемый выражением:К 6У = - (- -- ц)з К 8 Полученный сигнал Б с выхода треЭтьего операционного усилителя 5 через второй конденсатор 13 поступает на вход четвертого операционно,го усилителя 7, дифференцируется на диффе ренцирующей цепочке, состоящей из второго конденсатора 13,четвертого операционного усилителя 7 с четвертым резистором 8 обратной связи, и полученный выходной сигнал через иятнад цатый резистор 24 поступает на вход второго операционного усилителя 3.При дифференцировании низкочастотная составляющая ошибки решения гасится, а высокочастотная составляющая ошиб ки решения усиливается. Сигнал П определяется из выраженияО -КАИС П Таким образом, сигнал Б с выхода третьего операционного усилителя 5 представляет собой сумму сигналов решения дифференциального уравнения и высокочастотной ошибки решения дифференциального уравнения методом повышения порядка производной,Передаточная функция второй цепи решения дифференциального уравнения имеет видехКв Рп .3К Ке1+ 1 ЯСеКе КыСигналс выхода первого. опера 1ционного усилителя 1 через четырнадцатый резистор 23 поступает на вход пятого операционного усилителя 9. На вход пятого операционного усилителя 9 через десятый резистор 19 поступает сигнал Б с выхода третьего операеционного усилителя 5. Входные сигналы пятого операционного усилителя 9 суммируются и инвертируются, Сигнал на выходе пятого операционного усилителя 9 .представляет собой разность: ошибки решения дифференциального уравнения методом понижения порядка производной и ошибки решения дифференциального уравнения методом повышения порядка производной. Сигнал ошибки решения дифференциального уравнения методом понижения порядка производной содержит преимущественно низкочастотные составляющие, а сигнал ошибки решения дифференциального уравнения методом повьппения порядка производной содержит преимущественно высокочастотные составляющие.Основная часть низкочастотных составляющих выходного сигнала пятого операционного усилителя 9 проходит через одиннадцатый 20 и двенадцатый 21 резисторы на вход шестого операционного усилителя 11, Только незначительная часть низкочастотной составляющей выходного сигнала пятого операционного усилителя 9 через одиннадцатый резистор 20 и третий конденсатор 14 поступает на шину нулевой разности потенциалов, так . как емкостное сопротивление конденсатора значительно увеличивается с уменьшением частоты сигнала. Так как емкостное сопротивление малая величина для высокочастотных сигналов, то основная часть высокочастотной составляющей выходного сигнала пятого опера 5 1509948циониого усилителя 9 через одиннадцатый резистор 20 и третий конденсатор 14 поступает на шину с нулевой разностью потенциалов.Таким образом, на вход шестогооперационного усилителя 11 с выходапятого операционного усилителя 9 поступает преимущественно низкочастотная составляющая сигнала, а так каквыходной сигнал пятого операционногоусилителя 9 представляет собой разность сигналов ошибки решения дифференциального уравнения методом понижения порядка производной и ошибки решения дифференциального уравнения методом повышения порядка производной, то на вход шестого операционного усилителя 11 с выхода пятого операционного усилителя 9 поступает сигнал ошибки решения дифференциального уравнения методом понижения порядка производной . Одновременно на вход шестого операционного усилителя 11 ,через тринадцатый резистор 22 с выхода первого операционного усилителя1 поступает сигнал, равный сумме сигналов решения дифференциального уравнения методом понижения порядка производной и ошибки решения дифференциального уравнения методом понижения порядка производной, но взятых с противоположным знаком.На шестом операционном усилителе 11 с пятым резистором 12 обратной связи происходит суммирование сигналов, поступивших через двенадцатый 21 и тринадцатый 22 резисторы, и инвертирование суммарного сигнала.,При суммировании входных сигналов шестого операционного усилителя 11 происходит компенсирование ошибки решениядифференциального уравнения. Выходной сигнал шестого операционного усилителя 11 представляет собой сумму сигналов решения дифференциального уравнения и ошибки решения дифференциального уравнения. Данная ошибка решениядифференциально го уравнения меньше1.ошибки решения дифференциал.ногоуравнения методом повышения порядкапроизводной и меньше ошибки решениядифференциального уравнения методомпонижения порядка производной. формула изобретенияУстройство для решения дифференциальных уравнений, содержащее первый интегратор, вход которого является информационным входом устройства, отличающееся тем, что, с целью повышения точности, в него введены фильтр, первый и второй сумматоры, второй интегратор, состоящий из трех операционных усилителей, разде-. лительного конденсатора и шести токо- задающих резисторов, первый вывод первого токозадающего резистора соединен с информационным входом устройства, второй вывод первого токозадающего резистора соединен с первыми выводами второго и третьего токозадающих резисторов и подключен к входу первого операционного усилителя, выход которого соединен с вторым выводом второго токозадающего резистора и первым выводом четвертого токозадающего резистора, второй вывод которого соединен с первым выводом пятого токозадающего резистора и через второй операционный усилитель - с вторым выводом пятого токозадающего резистора, первым входом первого сумматора и первой обкладкой первого разделительного конденсатора, вторая обкладка которого соединена с первым выводом шестого токозадающего резистора и входом третьего операционного усилителя, выход которого соединен с вторыми выводами шестого и третьегос токозадающих резистороввыход первого интегратора подключен к второмувходу первого и первому входу второго сумматоров, выход первого сумматорачерез фильтр соединен с вторым входом второго сумматора, выход которого является выходом устройства.1рректор М.Шарощи Тираж 668 Подписноевенного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 изводственно-изда ский комбинат "Патент", г, Ужгород, ул. Гагарина, 10 Заказ 5816/49 ВНИИПИ Госуда Королеова .