Устройство управления динамической памятью

(51 С 7 0 ЕИОВСЕНЮ 1 САНИЕ ТЕНИ иБЛИ ТОР СИОМ ИДЕТЕЛЬСТВУ(21) 434697 (22) 21,12, (46) 23,07, (71) Всесою ский инстит строения (72) А,М,Ка (53) 681.32 79, Бюл. У 27ный научно-ит медицинско едователь прибороскии88.сви не5(56) Авторско11 1051540, клИпгег у.опаЬЫп 818 ещвеЬепе 1 еЕггоп8, 751-755. етельство СССР Р 9/00, 1983, Уге - ЙКАМ шаг Ь. - КайойегпР, 1986, В 12,С 0 64 К Кейге 3.1 с, Г ТРОЙСТВО УПАМЯТЬЮ ВЛЕНИЯ Я 1 НАМИЧЕС(54)КОЙ(57) осится к выч может быть и а или обмена обретение от ой технике и лит и рескиобвано для режи ции накопител нающих элемен а динам ген ах. елью по уст СУДАРСТВЕННЫЙ НОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМИ ГКНТ СССР,8014958 2ретения является упрощение устройст- ва, Устройство содержит формирователь 1 сигналов регенерации, элемент И 2, элемент НЕ 3, триггеры 4 и 5, элементы И 6 и 11, триггеры 7, 8, 9 и одновибратор 1 О, С выхода формирователя 1 поступают сигналы запроса регенерации на вход триггера 4, по которому на выходе триггера 5 появляется импульс для инкремента адреса регенерации, а на выходе элемента И 2 формируется сигнал выборки строки, Импульс одновибратора 10 блокирует возможность нового доступа к устройству на время завершения переходных процессов в накопителе, Запрос на обмен данными с накопителем поступает на вход триггера 7. При этом устройство Формирует сигналы управления накопи телем на выходах элемента И 2, триггеров 9 и 8 и сигнал ответа для задатчика с выхода эламента НЕ 33 ил.3 1495848Изобретение относится к вычислительной технике и может быть испольЗовапо для управления режимами обмена и регенерации накопителей, имеющих 5ограниченное время хранения информации и выполненных, например, наИП 1-ЩС.Цель изобретения - упрощение устройства и повышение надежности. 10На фиг,представлена функциоальная схема устройства; на фиг, 2 хема формирователя сигналов регенерации; на фиг, 3 - временная диарамма работы устройства, , 5Устройство содержит формировательсигналов регенерации, элемент И 2,лемент НЕ 3, триггеры 4 и 5, элеент И 6, триггеры 7-9, одновибраторО и элемент И 11, Формирователь 1 20одержит два .счетчика 12 и 13,Устройство работает следующим образом.В исходном состоянии на выходе 25 формирователя 1 сигналов регенерации установлена логическая "1". Через промежуток времени, равный 13,4 мкс, на этом выходе формируется логический "О", что является запросом на ре генерацию информации в накопителе.Этот сигнал логического "О" вызывает срабатывание триггера 4, который своим инверсным выходом снимает блокировку с входа триггера 5, что приводит к срабатыванию этого триггера.С инверсного выхода триггера 5 через элемент И 2 формируется сигнал выборки строки и одновременно подается сиг" нал сброса формирователя 1 сигнала О регенерации. Формирователь 1 сигнала регенерации приходит в исходное состояние. На его выходе снова устанавливается логическая "1", которая устанавливает в исходное состояние45 триггер 4, что вызывает установку в исходное состояние триггера 5 и снятие сигнала выборки строки через элемент И 2. Одновременно с прямого вы" хода триггера 5 формируется перепад50 из "1" в "О", который инкрементирует счетчик адресов регенерации. Цикл регенерации одной строки закончен, Следующий начинается после поступления нового запроса на регенерацию с55 формирователя 1 сигналов регенерации.При поступлении запроса на обмен информации с устройством на входе запрос тгстройства появляется догический "О", Это вызывает срабатываниетриггера 7, который с прямого выходачерез элемент И 2 формирует сигналвыборки строки, а с инверсного выхода снимает блокировку с установочного входа триггера 8. Под установочнымвходом подразумевается вход триггера, на котором появление сигнала логического "О" вызывает установкутриггера в или "О". В триггерах4 и 7 используются установочные Бвходы, так как их исходное состояние - логическая "1" В триггерах5-9 используются установочные К-входы, так как их исходное состояние"О". Триггер 8 срабатывает и снимаетблокировку с установочного входатриггера 9, а также устанавливаетсигнал подачи старшего байта адреса,Срабатывает триггер 9 и формируетсигнал выборки столбца и сигнал ответа через элемент НЕ 3.Получив сигнал ответа, эадатчикпроводит обмен информацией с накопителем, после чего снимает сигнал свходазапроса устройства, что вызывает переход в исходное состояние цепочки триггеров 7-9 и снятие выход"ных сигналов выборки строки, подачи старшего байта адреса, выборкистолбца и ответа.В случае одновременного поступления запросов на регенерацию и наобмен срабатывает один из триггеров4 или 7, которые взаимно блокируются через элементы 11 и 6, Таким образом, при срабатывании триггера 4осуществляется цикл регенерации, ацикл обмена откладывается до окончания регенерации и наоборот. Для исключения возможности самовозбуждения на цепочке положительной обратной связи и триггерах 4 и 7 эти триггеры должны стробироваться по С-входам от противоположной фазы одной итой же опорной частоты,При снятии сигнала выборки сраоатывает одновибратор 1 О, Одновибратор 10 в течение 250 мс держит на своем выходе сигнал логического "0" и через элементы 6 и 11 блокирует возможность начала нового цикла как обмена, так и регенерации. Это время необходимо для нормального восстановления микросхем накопителя после окончания предыдущего цикла.Такт част сЮрос Фиг. Г 5 14958 Формула и з о б р е т е н и яУстройство управления динамической памятью, содержащее три элемента И, элемент НЕ и два триггера, выходы5 первого и второго элементов И соединены с входами установки в "1" первого и второго триггеров соответственно, прямой выход второго триггера соединен с первыми входами первого и третьего элементов И, прямой выход первого триггера соединен с первым входом второго элемента И, о т л ич а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит 15 три триггера, одновибратор и формирователь сигнала регенерации, инверсные выходы первого и второго триггеров соединены с входами установки в "О" третьего и четвертого тригге ров соответственно, прямой выход третьего триггера является выходом приращения адреса регенерации устройства, инверсный выход третьего триггера соединен с вторым входом третьего элемента И и входом сброса 48 6формирователя сигнала регенерации, выход которого соединен с информационным входом первого тригГера, выход третьего элемента И является выходом выборки строки и соединен с входом запуска одновибратОра, выход которого соединен с вторыми входами первого и второго элементов И, вход синхронизации формирователя сигнала регенерации является входом синхронизации устройства, прямой выхбд четвертого триггера соединен с входом установки в "О" пятого триггера, инверсный выход которого является выходом выборки столбца устройства, прямой выход пятого триггера через элемент НЕ соединен с выходом ответа устройства, информационный вход второго триггера является входом запроса устройства, информационные входы с третьего по пятый триггеров соединены с уровнем логической "1" устройства, прямой выход четвертого триггера является выходом формирования старшего байта адреса.1495848 Яв РР ци Си на с о ас се Составитель В.БорТехред Л.Олийнык Козо едакт Лончакова оррек Заказ 4274/4 Тираж 5 е ИИПИ Г ГКНТ СССР твенного комитета и 113035, Москва, Ж тия оизводственно-издательский комбинат "Патент", г, Ужгород, ул, Гагарина, 10 7879 Ьнал Юыйрки товарца Сйнал оа 8 ела Подпис изобретениям и отк Раушская наб д