Многоканальный преобразователь угла поворота вала в код

) 4 Н 03 М /38 ТЕН САНИ етение относи ычислительной налого-цифрового и Изобтике и.жет быт тояния выхо обраэовател ся к авто технике ив устройстормацию обчиков в ци орук йст КВТ с с использсэанобразунюих ин п ат- усмещения д овь.х и ровон код,Целью шение быс ая лутем ния такто тельногоовыреобраывающие ктанто ли" нт ост ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ ГКНТ СССР ОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССРР 141975, кл. Н 03 М 1/38, 1982.(54) МНОГОКАНАЛЬНЬ 1 ПРЕОБРАЗОВАТЕЛЬУГЛА ПОВОРОТА ВАЛА В КОД(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствахпреобразующих информацию об угловыхположениях синусо-косинусных датчиков угла в цифровой код. Цедью изобретения является повышение быстродействия преобразователя путем изменения частоты следования тактовыхимпульсов распределительного блока взависимости от состояния выходааналого-цифрового преобразователяЦель достигается тем, что в известном.многоканальном преобразователе,содержащем СКВТ - датчики, коммутаизобретения является тродействйя преобраз изменения частоты сл вых импульсов распре блока н зависимости тор каналов с синусным и косинусным выходами, функциональный аналого-циф ровой преобразователь в составе двух развязывающих усилителей, селектора октантов, шины выходного кода октанта, блока синхронизации, распределительного блока, двух блоков сравнения модулей напряжения, двух преобра зователей код-напряжение, регистра управления, элемента И, шину опорного напряжения и шину выбора канала преобразования, распределительный блок выполнен в виде дешифратора, коммутатора и трех ждущих мультивибраторов, Такое выполнение распреде" дительного .блока позволило обеспечить переменную частоту следования серии тактовых импулЬсов, причем установка первого эталона всегда будет происходить с длительностью такта 1., + ., а все последующие тактыл будут уменьшаться до значения 1, + (, где величина С зависит от появления сигнала с выхода аналого-цифрового преобразователя. 1 ил. На чертеже представленаная схема преддагаемого устПреобразователь содержитчики 1, коммутатор 2 каналовным 3 и косинусным 4 выходамциональный аналого-цифровойэователь 5, содержащий развяусилители 6 и 7, селектор 8с шиной 9 выходного кода окт62478 з 14блок 10 синхронизации, распределительный блок 11 в составе дешифратора 12, с первого по третий ждущихмультивибраторов 13-15, коммутатор16, блоки 17 и 8 сравнения модулейнапряжения, преобразователи 19"20код-напряжение, регистр 21 управления, шину 22 выходного кода, элементИ .23, шину 24 сигнала конца преоб,разования, шину 25 опорного напряжения, шину 26 выбора канала преобраования.Многоканальный преобразовательугла поворота вала в код работаетследующим образом,От синусно-косинусных датчиков 1сннусное и косинусное напряжениепоступают к коммутатору 2 каналов,обеспечивающему подключение к преобазователю 5 одного иэ каналов посигналам на шине выбора каналов 26.Коммутатор 2 каналов соединено синусной 3 и косинусной 4 цепямразвяэывающими усилитепями 6 и 7,выходя которых синусное и косинусКое напряжение поступают на вход селектора 8 октантов, блоки 17 и 18равнения модулей напряжений и анаЛоговые входы преобразователей 1920 код-напряжение. Выходное напряжение блока 10 синхронизации, привязанное по Фазе к опорному напряжениюа шине 25, запускает распределительйый блок 11, который вырабатываетсерию иэ ш тактовых импульсов с паузами между импульсами, определяемымиМибо длительностью импульса, генерируемого ждущим мультивибра.тором 14,Либо ждущим мультивибратором 15, причем длительность тактового импульсаопределяется коммутатором 6, управляемым чепосредственно с выхода элемента И 23 через дешифратор 12.Первый иэ этих ш импульсов распределительного блока 11 ус ганавливаетстарший разряд регистра 21 управлеНия и все три разряда регистра се;ектора 8 октантов в состояние "1".(електор 8 октантов после первогогакта преобразования хранит на выходной шине 9 код октанта. Одновременно с определением кода октантак блокам 17 и 18 сравнения модулейнапряжений подключается первыйЭталон (1/2 П 11) длительностью ++, генерируемый ждущими мультивибраторами 13 и 14, связанными в:кольцо через коммутатор б и дешиЬ 5 10 15 20 25 30 Э 5 40 45 50 55 ратор 12, с выходов преобразователей 19 и 20 код-напряжение при этом в зависимости от октанта уравновешивание осуществляется либо с помощью преобразователя 19 код-напряжение и блока 17 сравнения, либо с помощью преобразователя 20 код-напряжение и блока 18 сравнения. Тот преобразователь код-напряжение, на вход которого поступает меньшее по модулю напряжение, автоматически выключается из работы, так как на выходе соединенного с ним блока сравнения.модулей напряжения устанавливается потенциал "1" в течение времени преобразования. Когда же на выходе другого преобразователя коднапряжение напряжение оказывается большим по модулю, чем напряжение на другом входе соединенного с ним компаратора модулей напряжения, на выходе этого компаратора модулей напряжения будет потенциал "0", по которому в регистре 21 управления происходит сброс разряда, установленно" го в единиц в текущем такте и, следовательно, будет осуществляться сходящийся процесс поразрядного урав" новешиваиия как и в прототипе.Рассмотрим более подробно функционирование вновь введенного распределительного блока 11, обеспечивающего переменную частоту следования серии тактовых импульсов,Пусковой импульс из блока 1 О синхронизации вызывает появление на первом выходе дешифратора 12 и на втором выходе потенциала "1", происходит запуск ждущего мультивибратора 13 и на его выходе появляется положительный импульс длительностью 0 а коммутатор 16 соединяет в коль" цо через дешифратор 12 ждущий мультивибратор 13 и ждущий мультивибра: тор 14 и, следовательно, на выходе распределительного блока сформируется первый такт длительностью+ 01 (зто максимальная длительность такта, определяемая временем установления выходного напряжения преобразователя код-напряжение 19 или 20 в зависимости от октанта) с требуемой точностью. Таким образом, всегда установка первого эталона (1/2 ПШ) будет происходить с длительностью такта ,+ 2 . Если в течение всего пер 1 воо такта И-- ПШ то на выизм 2 фходе схемы И 23 функциональногоАЦП всегда будет потенциал "1",что вызывает установку следующегоэталона (1/4 ПИ) .также с максималь 5ной длительностью, так как состояниевторого выхода узла управления не изменилосьЕсли же в первом тактеудовлетворилось условие И(1/2 ПШ,что соответствует потенциалу "О" навыходе схемы И 23 функциональногоАЦП, то на втором выходе дешифратора 12 появляется потенциал "О" и,следовательно, коммутатор 16 соединит в кольцо через дешифратор 12ждущий мультивибратор 13 и ждущиймультивибратор 15 и на выходе распре.делительного блока сформируется тактдлительностью ,+, где 9Гэто минимально допустимая длитель Онссть такта, определяемая аппаратным временем срабатывания компараторов модулей напряжения и временемустановления переходных процессовв регистре 21 управления, так как25каждым положительным импульсом 7поступающим на пятый вход дешифратора 12, на втором выходе этого узла будет устанавливаться потенциал "1", то после такта с длительностью, +всегда начнется тактд 1 + 22 1 который будет укорочен дос 1+ 2 э если будет удовлетвореноусловие И цз,( И ,; в этом такте.Таким образом, все такты преоб 35разования, для которых удовлетворяется условие И ц с И э;будут иметьминимальную длительность , + Г,а все такты, для которых удовлетворялось условие И цИ ;, будут 40иметь максимальную длительность, + С такта, Назначение третьего выхода дешифратора 12 осуществлять разряд времязадающей цепочки ждущего мультивибратора 14 во время формирования такта 2, + Яформула изобретенияМногоканальный преобразователь угла поворота вала в код по авт.св, В 1141975, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, распределительный блок выполнен содержащим дешифратор, три ждущих мультивибратора и коммутатор, первый, второй и третий входы дешифратора являются первым, вторым и третьеим входами распределительного блока соответственно, четвертый вход дешифратора подключен к прямому в выходу первого ждущего мультивибратора, являющимся выходом распредели тельного блока, первый выход дешифрат тора соединен с входом первого ждущего мультивибратора, инверсный выход которого соединен с входами второго и третьего ждущих мультивибраторов, выходи которых соединены с пер вым и вторым входами коммутатора, третий вход которого подключен к второму выходу дешифратора, третий выход которого соединен с входом сброса. второго ждущего мультивибратора, выход коммутатора соединен с пятым входом дешифратора, второй вход распределительного блока подключен к выходу конца преобразования регистра управления, третий вход распределительного блока подключен к выходу элемента И.1462478 Составитель М.Сидороваедактор Ю.Середа Техред М.Ходанич Корректор М.Василье ное роиэводственно-издательский комбинат "Патент", г, Ужгород, ул. Гагарина, 1 Закааз 736/56 Тираж 879 ПодВНИИПИ Государственного комитета по изобретения113035, Москва, Ж, Раушская открытиям при ГКНТ СССР д. 4/5