Преобразователь код-напряжение

)5 Н 03 М 1/66 ОБ АНИ ЕНИ ЕТЕЛЬСТВ АВТОРСКОМ,И,Кондрашва ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР(71) Харьковский политехнический институт им, В,И.Ленина72) Ю.А.Бородинов, С ов, Л.А,Никитина и З.С,Свище(56) Авторское свидетельство СССР М 690624, кл. Н 03 М 1/82, 1980.Авторское свидетельство СССР ЛЬ 940294, кл. Н 03 М 1/бб, 1982.(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для создания систем контроля Изобретение относится к автоматике и вычислительной технике и может быть использовано при разработке высокоточных цифроаналоговых и аналого-цифровых преобразователей.Цель изобретения - повышение точности преобразователя.На чертеже представлена структурная электрическая схема преобразователя коднапряжение.Преобразователь код-напряжение содержит регистр 1, блоки 2,3 сравнения кодов, задатчик 4 кода, элемент 5 НЕ, элемент б ИЛИ, цифровой сумматор 7, блок 8 вычитания кодов, коммутаторы 9,10, преобразователи 11,12 кода в широтно-импульсный сигнал, ключи 13,14, источники 15,16 образцового напряжения, ключ 17, аналоговый сумматор 18 фильтр 19, блок 20 управления;,.Ы 2 1624693 метрологических характеристик. Целью изобретения является повышение точности преобразователя код-напряжение, Преобразователь код-напряжение содержит регистр, два блока сравнения. кодов, задатчик кода, элемент НЕ, элемент ИЛИ, цифровой сумматор, блок вычитания кодов, два коммутатора, два преобразователя кода в широтно-импульсный сигнал, три ключа, два источника образцового напряжения, аналоговый сумматор, фильтр, блок управления, генератор импульсов, шины входного кода и выходную шину. Повышение точности преобразователя достигается за счет уменьшения амплитуды пульсаций длявозможных значений входного кода в заданном диапазоне преобразования, 1 ил. генератор 21 импульсов, шины 22 входного кода, выходную шину 23,Преобразователь код-напряжение работает следующим образом.По сигналу блока 20, представляющего собой генератор коротких импульсов с периодом много большим периода преобразователей 11,12, преобразуемый код Мх по шинам 22 записывается в регистр 1. Код регистра 1 разбит на две группы, Группа старших разрядов содержит п 1 разрядов, группа младших разрядов п 2 разрядов. На первом выходе двухраэрядного задатчика кода 4 установлен сигнал "1.", а на втором выходе - сигнал "0". Таким образом, благодаря соответствующим связям задатчика кода 4 на первых входах блока 2 задан п 1- разрядный код 111, на вторых входах блока 3 задан п 2-разрядный код 000, на вторых входах цифрового сумматора 7 за 1624693Ъ дан п 1-разрядный код 0001, на вторых входах блока 8 задан (пг+1)-разрядный код 1000, На вторые входы блока 2 поступает п 1-разрядный код Й 1 старшей группы разрядов преобразуемого кода, на первые входы блока 3 поступает п 2-разрядный код Й 2 младшей группы разрядов преобразуемого кода. На вход элемента НЕ 5 поступает одноразрядный код ЙЗ, состоящий из старшего п-го разряда преобразуемого кода.Таким образом, если выполняется хотя бы одно из условий ЙЗ = О, Й 1 = 111, Й 2= = 000, то на выходе элемента ИЛИ 6 появится сигнал 1", под воздействием которого коммутатор 9 подключает код Й 1 ко входам преобразователя 11, коммутатор 10 подключает код Й 2 ко входам преобразователя 12, ключ 17 подключает широтно-импульсный сигнал с амплитудой Е 2 и скважностью Й 2/Й 2 н, ко второму суммирующему входу аналогового сумматора 18, на первый суммирующий вход которого поступает широтно-импульсный сигнал с амплитудой Е 1 и скважностью Й 1/Й 1 н./Й 2 н и Й 1 н - номинальные значения кодов второй и первой групп. Напряжения Е 2 и Е 1 выбирают равными Е 2, -иЕ 1 - где Он - номинальное значение выходного напряжения преобразователя код-напряжение.На выходе преобразователя код-напряжение устанавливается напряжение, равное Е 2 +Е 1 - , Й 2 Й 1 Й 2 н Й 1 н Если ни одно из условий ЙЗ = О, Й 1 = =111, Й 2 = 000, не выполняется, то будет происходить следующее, На выходе цифрового сумматора 7 будет код Й 4 = = Й 1+ 001, на выходе блока 8 вычитания кодов будет код Й 5, равный разности между кодом на вторых его входах и первых входах, т,е.Й 5 = 100,0-Й 2, на выходе элемента ИЛИ 6 будет сигнал "О.", который подключит код Й 4 к входам преобразователя 11 кода в широтно-импульсный сигнал, код Й 5 - к входам преобразователя 12, а выход ключа 14 через ключ 17 к вычи.тающему входу аналогового сумматора 18, Таким образом, на выходной шине 23 преобразователя код-напряжение будет присутствовать постоянный сигнал40 которого являются шиной входного кода, а вход синхронизации объединен с первыми входами управления первого и второго преобразователей кода в широтно-импульсный сигнал и подключен к выходу блока управления, фильтр, выход которого является выходной шиной, а вход соединен с выходом 50 аналогового сумматора, первый суммирующий вход которого соединен с выходом первого ключа, первый и второй источники образцового напряжения, выходы которых соответственно подключены к информаци онным входам первого и второго ключей,, управляющие входы которых соответственно соединены с выходами первого и второго преобразователей кода в широтно-импульсный сигнал, вторые входы управления кото 5 10 15 20 25 30 35 О = - Е 2 +Е 1Й 2 н Й 1 нйг Й 1- Е 2 2 + Е 1 уменьшает пульсаЙ 2 н Й 1 нции по сравнению с представлением его выражениемЙ 2 Й 1Е 2 Й 2 +Е 1 Й 1так как код Й 4 на единицу больше, чем Й 1, Амплитуда пульсаций выходного сигнала достигает своего максимума при скважности широтно-импульсных сигналов 0,5, что соответствует равенству й 1 = Й 1 н, и уменьшается с увеличением кода на входе преобразователя кода в широтно-импульсный сигнал от Й 1 н/2 до Й 1 н. Это происходит вследствие того, что код Й 4 = Й 1+ 001.Рассмотрим случай, когда Он = 63 в, и =6, п 1=3, п 2=3, Й 1 н =111, Й 2 н =111, Йх = 101100, при этом Й 1 = 101 - код старших разрядов, Й 2 = 100 - код младших разрядов, Й 3=1, Тогда Е 1=56 в, Е 2=7 в. Условия й 3 = О, Й 1 - 111, Й 2 = 000 не выполняются. Код Й 4 будет равен 110 (десятичный эквивалент 6), а код Й 5 будет равен 100 (десятичный эквивалент 4).Из рассмотренного примера видно, что сигнал О = -Е 2, + Е 1 равенЙ 5 Й 4 й 2 н Й 1 н 44 в,такжекакисигнал Е 2 + Е 1Й 2 Й 1 Й 2 н Й 1 н но пульсации от широтно-импульсного сигнала кода Й 4 меньше, чем от сигнала, соответствующего коду Й 1. Формула изобретения Преобразователь код-напряжение, содержащий регистр, информационные входы1624693 остэвитель В, Войтахред М.Моргентал актор В. Ковтун Те Корректор Т, Палий аказ 203 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 рых объединены и подключены к выходу генератора импульсов, о т л и ч а ю щ и й с я тем, что, с целью повышения точности преобразователя, в него введены первый и второй коммутаторы, третий ключ, цифровой сумматор, блок вычитания кадое, элемент НЕ, элемент ИЛИ, задатчик када и первый и второй блоки сравнения кодов, первые группы входов которых соответственно объединены с первыми группами информационных входов первого и второго коммутаторов и соответствующими группами входов цифрового сумматора и блока вычитания кодов и подключены к соответствующим выходам старших и младших разрядов регистра, а выходы первого и второго блоков сравнения кодов соответственно подключены к первому и второму входам элемента ИЛИ, к третьему входу которого через элемент НЕ подключен выход старшего разряда регистра, при этом второй суммирующий и вычитающий входы аналогового сумматора подключены к соответствующим выходам третьего ключа, информационный вход которого соединен с выходом второго ключа, а управляющий вход объединен с управляющими входами первого и второго коммутаторов и подключен к выходу элемента ИЛИ, информацион ные входы первого и второгопреобразователей кода в широтно-импульсный сигнал соответственно подключены к выходам первого и второго коммутаторов, вторые группы информационных входов 10 которых соответственно соединены с выходами цифрового сумматора и блока вычитания кодов, вход младшего разряда второй группы входов цифрового коммутатора объединен с входом старшего разряда 15 второй группы входов блока вычитания кодов и второй группой информационных входов первого блока сравнения кодов и подключен к первому выходу зэдатчика кодов, второй выход которого соединен с ос тальными входами второй группы входовблока вычитания кодов, с второй группой входов второго блока сравнения, кодов, с. остальными входами второй группы входовцифрового сумматора и с входом блока вы читания кодов.