Аналого-цифровой преобразователь

-2 й ОСУДАРСТ 8 ЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМРИ ГКНТ СССР ИСАНИЕ ИЗО Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(54) АН (57) Из измерит ке и мо товерно ющихсяИз быстрод нальные АЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ обретение относится к электроельной и вычислительной технижет быть использовано для досго преобразования быстроизменяво времени сигналов в цифровой обретение позволит повысить ействие и расширить функциовозможности устройства путемтель 2 импульсов, элемент 3 сравненияблоки 12, 15 коммутации, регистры 10,11, введены логические блоки 6, 7,группы элементов И 8,9, блоки 13,14,16,17 коммутации, преобразователи18, 19 кода в напряжение, аналоговыйвычитатель 20, блок 21 выделениямодуля аналоговой величины, 4 ил,1462479обеспечения контроля процесса преобразования, Это достигается за счеттого, что процесс уравновешиванияпреобразуемой величины осуществляется двумя одновременно формируемыми эталонными уровнями по специальномуалгоритму, а в устройство, содержащеегенератор 1 импульсов, распредели Изобретение относится к электроизмерительной и вычислительной техникеи может быть использовано для достоверного преобразования быстроизменяющихся во времени сигналов в цифровой код,Цель изобретения - повышение быстродействия и расширение функциональных воэможностей путем обеспеченияконтроля процесса преобразования,10На фиг. приведена функциональнаясхема предлагаемого устройства; наФиг.2 и 3 - принципиальные схемыпервого и второго логических блоков;на Фиг.4 - алгоритм формированиявыходного кода.Устройство (Фиг. 1) содержит генератор 1 импульсов, распределитель 2импульсов, элементы 3 - 5 сравнениялогические блоки 6 и 7 группы элементов И 8 и 9, регистры 10 иблоки 12 - 17 коммутации, преобразователи 18 и 19 кода в напряжение,аналоговый вычитатель 20, блок 2 выделения модуля аналоговой величины.Логический блок 6 (Фиг,2) содержит элементы И 22 - 31, элементы ИЛИ32 - 34, логический блок 7 (фиг,3)содержит элемен.ты И 35 - 45, элементыИЛИ. 46 - 48,В основу алгоритма Функционирования устройства положена идея минимизации времени совместного установления двух эталонных величин Б и Буравновешивающих преобразуемую величину. При построении алгоритма учитывалось следующее: время установления эталонной величины на выходе преобразователей 18 и 19 с погрешностьюЬН(Ь- дискретность преобразованияН 1, коэффициент запаса (Н ( 1) меньшесуммы времен последовательного установления двух эталонных величин (спогрешностью ЬН каждая), сумма величин которых р авн а пер вой вели чине,время отключения эталона значительноменьше времени его установления (длябольшинства современных преобразователей кода в напряжение это условиевыполняется); время переключениясхемы сравнения значительно меньшевремени установления эталона.В дальнейшем, не нарушая общности,исключим из рассмотрения две последние составляющие: время выключенияэталона и время переключения схемысравнения,Процесс уравновешивания преобразуемой величины Ц. осуществляетсяна каждом такте уравновешивания двумя параллельно Формируемыми эталонными величинами 11 и. Выходнойкод формируется последовательно потри разряда за один такт уравновешивания, Алгоритм Формирования разрядов выходного кода в каждом тактеодинаков. Величины эталонов Ц, иБ, к началу каждого такта уравновешивачия принимают одинаковые значения (с допустимой погрешностью), Длярассмотрения алгоритма работы устройства достаточно рассмотреть алгоритмФормирования трех разрядов выходногокода,Предположим, что образуемая величина (или нескомпенсированная частьее йП на предыдущих (1-1) тактах)принадлежит интервалу 0,1000 Ь,1,Ь; - дискретность преобразования,соответствующая весу 1-го младшегоразряда формируемой группы из трехразрядов выходного кода. На первомподтакте Формируются эталонные величины П= 1105, и П = 011 Ь, раз479 з 1462бивающие интервал 0,1000 Ь;) на триновых интервала: Г 0,011 Ь;) ГО 1 В;,1 ОЬ;), Г 1101 Ь;, 1000, Ь;) (в дальнейшем при записи интервалов длянаглядности сомножитель Ь,: будемопускать). Принадлежность преобразуемой величины П одному из выделенныхинтервалов определяется по состояниюдвух элементов сравнения, Они выраба Отывают на своих выходах сигналы Ки К. Причем К = 1, если П, 1))Пи К,(2) = 0 - в противном случае;В том случае, когда Пе(110,1000), то для заключения 11 в интервал длины и, достаточно сформироватьодин эталон П . = 111 Ь и сравнитьего с П с тем, чтобы определитьпринадлежность преобразуемой величиныодному из интервалов: 110, 111 ), 201.11, 1000), Вторая эталонная величина Б в этом случае в уравновешивании не участвует, а сразу устанавливается в состояние П= 11 Ь; (изсостояния 011 Ь ), так как для ееустановления в это состояние требуетсявремя, определяемое временем установпения старшего разряда в формируемойгруппе из трех разрядов выходногокода. При этом по результату сравне- ЗОния на следующем подтакте младшиеразряды двух эталонов могут бытьвыключены, если К, = 1.Для случая, когда Ге 000, О 1),в уравновешивании принимают участиедве эталонные величины. При этомформируются новые значения Ц,= ОО Ь, и Г = 001 Ь,. Такиепереходы соответствуют только выключению старшего разряда для эталона 40Ц и второго разряда эталона Ц дляформируемой группы из трех разрядоввыходного кода. По результатам срав-нения эталонной величины Б, и Б принимают одно и то же значение из допустимой для данногодиапазона: 000,00В последнем случае, когда Це 011110 ), прежде всего необходимо определить будет ли включен старший эталон в группе из тех разрядов дляП. Для этого на ,тором подтактеэталонная величина П принимает значение 100 Ь (этот переход соответству-.т также только выключению второго разряда группы) и сравнивается сБ. По результату сравнения определяется; 11е 01 1 100 ) (К, - 1)или Бх е 00, 110) (К, = 0), В первом случае обе эталонные величиныФи П принимают значение 011 В,во втором случае - значение 101причем эталонная величина П, устанав.ливается в это значение с допустимойпогрешностью гораздо раньше, чем ППоэтому в третьем подтакте Ю,101 Ьсравнивается с П и по результатусравнения обе эталонные величины принимают значение 100 Ь;, если К =и 101;1 если К, = О. Устройство работает следующим образом.Импульс начальной устанрвки, поступающий по шине "Запуск" устанавУ ливает в единичное состояние первый, второй и третий разряды соответствен" но регистров 10 и 11, все остальные разряды этих регистров обнуляются. При этом разрешается прохождение импульсов с генератора 1 на распреде литель 2 и на логические блоки 6 и 7.На первом выходе распределителя 2 устанавливается разрешающий сигнал с приходом импульсас первого выхода генератора 1. На прямых выходах . блоков 12 - 14 устанавливается комбинация сигналов АВС (110),а на их инверсных выходах - комбинация (АВС (001); на прямых выходах блоков 15 - 17 устанавливается комбинация РЕР (011), а на их инверсных выходах - комбинация РЕР (100). При этом на выходах преобразователей 18 и 19 вырабатываются эталонные величины П= 6 Ь; (110 В,.) и П = ЗЬ;(011 В,.). Они сравниваются с преобразуемой величиной Бэлементами 3 и 4, которые вырабатывают сигналы К,и К на своих выходах. Если К, = 0 и К 1 = 0 (комбинация К К Д, то это означает, что Бе(6,8) (1 О 1000), Тогда согласно алгоритму (фиг.4) с приходом импульса 2 младший разряд группы. из трех разрядов регистра 1 О через элементы 25, 31 и 34 и блок 8 установит ся в единичное состояние, в группе из трех разрядов будет сформирована комбинация АВС (111), одновременно в единичное состояние установится старший разряд в группе из трех раз-. рядов регистра 11 и через элементы 36, 39 и 46 и блок 9 будет сформирована комбинация РЕГ (1 11), Импульс не изменит состояния разрядов группы из трех разрядов регистров 1 О, 11, 14624Если на выходе элемента 13 к моменту прихода импульса 7 з сформируется сигнал К = О, то группы из трех разрядов регистров 10, 11 состояния не изменят. Если же К, = 1, то будут выключены младшие разряды в этих группах через элементы 24, 27, 44 и 48, В группах из трех разрядов регистров 6 и 7 будут сформированы 10 коды.АВС (110) и ПЕР (110).В том случае, когда до приходаимпульса , на выходах элементов 3,4 присутствуют сигналы К,1 и К = О, то это означает принадлежность Бподинтервалу Г 3,6) (Г О 1,110. С приходом импульса С, через элементы 25, 30, 33 и блок 9 в нулевое состояние установится второй разряд формируемой группы из трех 20 разрядов регистра 6, в ней будетсформирована комбинация АВС (100),группа из трех разрядов регистра 11состояния не изменит. По сигналу,если к этому моменту К= 1, состоя ние разрядов группы из трех разрядоврегистра 11 не изменяется, а в группеиз трех разрядов регистра 10 выключится старший разряд через элементы23, 26 и 32 и блок 8, второй и третий 30разряды этой группы из трех разрядовустанавливаются в единичное состояниечерез элементы 23, 26, 4, 23 и 34 атакже блок 8. В группе из трех разрядов регистров 10 и 11 установитсякомбинация АВС (011) и ПЕР (011),При этом третий импульс 7 состояниягруппы из трех разрядов регистров10 и 11 не изменит.Для случая, когда К= О, с приходом импульса 0 в группах из трехразрядов регистров 10 и 11 устанавливается комбинация АВС, ПЕР (101),Младший разряд группы из трех разрядов регистра 1 О включается через 45элементы 23 и 34, старший разрядгруппы из трех разрядов регистра 11включается через элементы 36, 40и 46, второй разряд этой же группывыключается через элементы 36 и 40. 50Импульс , не изменит состоянияразрядов групп из трех разрядов регистров 10 и 11, когда К= О, еслиже К, = 1, то выключаются младшиеразряды в этих группах из трех разрядов соответственно через элементы24 и элементы 37, 44 и 48.В том случае, когда до приходаимпульса , К, = К= 1, то Бпри 79 6надлежит подинтервалу ГО,З) Г 002, 011 д ) ), С приходом импульса , в группе из трех разрядов регистра 10 старший разряд устанавливается в нулевое состояние через элементы 25, 27 и 32, а в группе из трех разрядов регистра .11 в нулевое состояние устанавливается второй разряд через элементы 36 и 40. В группах из трех разрядов устанавливаются комбинации АВС (010) и ПЕР (001). По импульсу 8 в группах из трех разрядов устанавливается комбинация 000, если К = О, при этом второй разряд в первой группе из трех разрядов включается через элементы 22, 28 и 33, а третий разряд во второй - через эле" менты 35, 41 и 47, Когда К= 1 и К = О, то по импульсуразряды второй группы иэ трех разрядов состояния не изменят, а в первой группе из трех разрядов выключится второй разряд через элементы 22, 29 и 33 и выключается младший разряд через элементы 22, 30 и 34. Если же К, = = О, импульсне изменяет состояния разрядов первой группы из трех разрядов, во второй группе из трех разрядов включается второй разряд через элементы 35, 41 и 47 и выключается третий разряд через элементы 35, 41 и 48.Сигналы с выходов преобразователей 18 и 19 поступают на вход аналогового вычитателя 20, который формирует их разность, Далее сигнал поступает на вход блока 21. Последний формирует сигнал ошибки Х, который элементом 5 сравнивается с допустимой П. В том случае, когда сигнал на выходе блока 21 превышает Г, то на выходе элемента 5 с приходом импульса , вырабатывается сигнал ошибки. По появлению этого сигнала можно судить о возникновении сбоев, отказов в работе устрой" ства, а также о превышении инструмен" тальных погрешностей допустимого уровня в процессе эксплуатации устройства.Формула изобретенияАналого-цифровой преобразователь, содержащий генератор импульсов, распределитель импульсов, первый элемент сравнения, первый и второй блоки коммутациипервые информационные входы которых соединены соответствен"но с ныходами первых разрядов первыхгрупп из трех разрядов первого и второго регистров, о т л и ч а ю щ и йс я тем, что, с целью повышения быстродействия и расширения функциональных возможностей путем обеспеченияконтроля процесса преобразования, внего введены второй и третий элементы сравнения, первый логический блок, 10выполненный на первом, втором, третьем, четвертом, пятом, шестом, седьмом, восьмом, девятом и десятом элементах И, первом, втором и третьемэлементах ИЛИ, второй логическийблок, выполненный на одиннадцатом,двенадцатом, тринадцатом, четырнадцатом, пятнадцатом, шестнадцатом,семнадцатом, восемнадцатом, девятнадцатом, двадцатом, двадцать первом .20элементах И, четвертом, пятом и щестом элементах ИЛИ, первые и вторыегруппы элементов И, третий, четвертый, пятый и шестой блоки коммутации,первый и второй преобразователи кода 25в напряжение, анапоговый вычитатель,блок выделения модуля аналоговойвеличины, причем вход генератора импульсов объединен с входом установкив единицу первого разряда и первым . 30входом установки в единицу второгоразряда первой группы из трех разрядов первого регистра, первым входомустановки в единицу второго разрядаи входом установки в единицу третьего разряда первой группы из трех разрядов второго регистра, первым входомустановки в нуль третьего разрядапервой группы из трех разрядов ипервыми входами установки в нуль всех 40разрядов остальных групп из трехразрядов первого регистра, входамиустановки в нуль первых разрядов всехгрупп из трех разрядов и первымивходами установки в нуль вторых и 45третьих разрядов всех групп из трехразрядов второго регистра, кроме первой группы, и является шиной "Запуск", первый выход генератора импульсов соединен с входами стробирования распределител. тактовых импульсови второго элемент. сравнения, второйвыход соединен с первыми входами первого, одиннадцатого и двенадцатогоэлементов И, третий выход соединен спервыми входами вт 0 рого, третьего,тринадцатого, четырнадцатого и пятнад.цатого элементов И, четвертый выходсоединен с первыми входами четвертого, шестнадцатого и семнадцатого элементов И, каждый -й выход распре- . делителя тактовых импульсов соединен соответственно с входами синхронизации соответствующих х-х элементов И первых и вторых групп элементов И, с первыми входами установки в единицу первого и второго разрядов (д+1) группы:, из трех разрядов первого регистра, с первыми входами установки в единицу второго и третьего разрядов (з+1) группы из трех разрядов второго регистра, первый выход распределителя тактовых импульсов соединен с управляющими входами первого, второго, третьего, четвертого, пятого и шестого блоков коммутации, выходы первого, второго, третьего разрядов каждой д-й группы из трех разрядов первого регистра соединены с соответствующими информационными входами первого, третьего и четвертого блоков коммутации, кроме первого, информационного входа первого блока коммутации, первого преобразователя кода в напряжение, выходы первого, второго и третьего разрядов каждой -й группы из трех разрядов второго регистра соединены с соответ,ствующими информационными входами второго, пятого и шестого бЛоков ком-, мутации и второго преобразователя. кода в напряжение, выход первого преобразователя кода в напряжение соединен с пер выми входами ан ало гового вычитателя и первого элемента сравнения, выход второго преобразователя кода в напряжение соединен с вторым входом аналогового вычитателя и первым входом второго элемента сравнения, второй вход которого объединен с вторым входом первого элемента сравнения и является входной шиной, выход аналогового вычитателячерез блок выделения модуля . аналоговой величины соединен с первым информационным входом третьего эле" мента сравнения, второй информационный вход которого является шиной контрольного сигнала, а выход - шиной ошибки, прямой выход первого элемента сравнения соединен с первым входом пятого элемента И и вторыми входами двенадцатого и пятнадцатого элементов И, инверсный выход первого элемента сравнения соединен с первыми входами шестого и седьмого элементов И и вторым входом четырнадцатогоэлемента И, прямой выход второго элемента сравнения соединен с,первымивходами восьмого и девятого элементов И, вторыми входами пятого шестоФго, седьмого, пятнадцатого и семнадцатого элементов И, третьим входомдвенадцатого элемента И, инверсныйвыход второго элемента Сравнения,соединенс первым входом десятогоэлемента И, вторыми входами одиннадцатого и тринадцатого элементов И итретьим входом четырнадцатого элемен, та И, четвертый вход которого объединен с четвертым входом двенадцатого 1 бэлемента И, третьим входом пятнадцатого элемента И и соединен с выходом восемнадцатого элемента И,выход девятнадцатого элемента И соединен с третьими входами одиннадцатого 2 Ои тринадцатого элементов И, выходыдвенадцатого и двадцать первогоэлементов И соединены соответственнос третьимивходами шестнадцатого исемнадцатого элементов И, выход четырыадцатого элемента И соединен спервыми входами четвертого и пятогоэлементов ИЛИ, второй, третий и четвертый вхрды которого соединенысоответственно с выходами пятнадцато- ЗОго, шестнадцатого и семнадцатогоэлементов И, второй вход четвертогоэлемента ИЛИ соединен с выходом две,надцатого элемен га И, первый входшестого элемента ИЛИ соединен с35выходом одиннадцатого элемента И,второй вход объецинен с первыми входами элементов И второй группы и соединен с выходом тринадцатого элемента И, выходы четвертого, пятого и 4 Ошестого элементов ИЛИ соединены соответственно с вторыми, третьими и четвертыми входами элементов И второйгруппы, первый вход каждого -гоэлемента И первой группы, кроме перво го элемента И, подключен к второмувходу установки в нуль первого разряда 1-й группы из трех разрядов пер"вого регистра, а первый выход первогоэлемента И первой группы. соединен сЪФвходом установки в нуль первого разряда первой группы из трех р аэрядовпервого регистра, второй выход каждого 1-го элемента И первой группысоединен с вторым входом установки вединицу второго разряда 1.-й группыиз трех разрядов первого регистра,третий выход первого элемента Ипервой группы соединен с входом установки в нуль второго разряда первойгруппы из трех разрядов первого регистра, третий выход (1+1) "го эле"мента И первой группы соединен с вторым входом установки.в нуль второгоразряда (1+1)"й группы из трех разрядов первого регистра, четвертыйи пятый выходы 1-го элемента И первойгруппы соединены соответственно свходом установки в единицу и вторымвходом установки в нуль третьего раз"ряда 1-й группы из трех разрядов первого регистра, первый и второй вы"ходы -го элемента И второй группысоединены соответственно с входом ,установки в единицу первого разряда ивторым входом установки в единицувторого разряда 1-й группы из трехразрядов второго регистра, третий ичетвертый выходы первого элемента Ивторой группы соединены соответствен".но с входами установки в нуль второгои третьего разрядов первой группыиэ трех разрядов второго регистратретий и четвертый выходы (+1)-гоэлемента И торой группы соединенысоответственно с вторыми входамиустановки в нуль. второго и третьегоразрядов (х+3)-й группы из трехразрядов второго регистра, первыевходы элементов И первой группы объе".динены и соединены с выходом первогоэлемента ИЛИ, первый вход которогообъединен с вторыми входами элементовР первой группы и соединен с выходомвосьмого элемента И, третьи четвертые и пятые входы элементов И первойгруппы соединены соответственно с выходами второго и третьего элементовИЛИ и выходом первого элемента И,выход четвертого элемента И соединенс вторым входом десятого элемента Ии третьими входами пятого и шестогоэлементов И, выход второго элементаИ соединен с вторым входом восьмогоэлемент-; И и первым входом третьегоэлемента ИЛИ, выход третьего элементаИ соединен с вторым входом девятогоэлемента И и третьим входом седьмогоэлемента И, выход которого соединенс вторым входом третьего элементв ИЛИтретий вход которого соединен с выходом десятого элемента И, выходышестого и девятого элементов И соединены соответственно с первым ивторым входами второго элемента ИЛИ,выход пятого элемента И соединен свторым входом первого элемента ИЛИ,1462479 12 фиг второй вход третьего элемента И соединен с инверсным выходом первогоблока коммутации, прямой выход которого соединен с вторыми входами первого, второго и четвертого элементовИ, третий вход которого соединен спрямым выходом четвертого блока коммутации, инверсный выход которого соединен с третьими входами первого,второго и третьего элементов И,четвертый вход которого объединен счетвертым входом первого элемента Ии соединен; с прямым выходом третьегоблока коммутации, инверсный выходкоторого соединен с четвертым входомвторого элемента И, первые входывосемнадцатого и девятнадцатогоэлементов И объединены и соединены с инверсным выходом второго блока коммутации, прямой выход которого соединен с первыми входами двадцатого 5и двадцать первого элементов И, второй вход которого объединен с вторым вхоцом двенадцатого элемента И и соединен с прямым выходом пятого блока коммутации, инверсный выход которого соединен с вторыми входами восемнадцатого и двадцатого элементов И, третий вход которого объеди" нен с третьими входами восемнадцатого и девятнадцатого элементов И и соединен с прямым выходом шестого блока коммутации, инверсный выход которого соединен с третьим входом двадцать первого элемента И,1462479 ов Корректор М.Максимишинец актор Ю, Серед 6/56 Тираж 879 Под осударственного комитета по изобретениям и отк НТ СС 113035, Москва, Ж, Раушская наб д Яака П 1 роизводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 10 Составитель А, Техред М.Ходан писное рцтиям при ГК 4/5