Матричный накопитель для постоянного запоминающего устройства

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИН 19) 1111 80 4 С 11 С 17/00,1/3 ПИСАНИЕ ИЗОБРЕТЕНИ тег повышения степен теля, он содержит и расположенные полупроводниковой рическом слое под .пересечениями чи шин области полуп что, с цель рации накоп диэлектрика областиаподложсоотловых ковлев оверхности в диэлеетствующим 19,овод азрядных 19 ны с зана поы соотоп Е 1 есггоп 1 с 1977,5.В 3914855, кл,2 571. ГОСУДАРСТВЕННЦЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(54)(57) 1, МАТРИЧНЫЙ НАКОПИТЕЛЬ ДЛЯПОСТОЯННОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА, содержащий полупроводниковую подложку, на поверхности которой расположен диэлектрический слой, на поверхности которого расположены взаимно пересекающиеся и изолированныеодна от другой числовые и разрядные Изобретение относится к вычислительной технике и может быть исполь зовано при изготовлении интегральных запоминающих устройств,Известен матричный накопитель, в котором единичный элемент памяти формируется на пересечении двух про водящих шин, изолированных друг от друга, Матричный накопитель содержит низкоомную полупроводниковую подложку, полупроводниковый слой то го же типа проводимости с низкой концентрацией примеси, параллельные диффузионные проводящие шины другоы, о т л и ч а ю щ и й с я тем ника, на соответствующих участкахповерхности которых размещезором области диэлектрика,верхностикоторых расположенветствующие числовые шины, а наповерхности областей полупроводникав зазоре расположены соответствующие разрядные шины.2. Накопитель по и, 1, о т л и -ч а ю щ и й с я тем, что область дэлектрика выполнена двухслойной,например, из двуокиси кремния толщиной 1,5-2,5 нм и нитрида кремниятолщиной 50-100 нм. го типа проводимости. В этих шинах на одинаковом расстоянии друг от друга имеются отверстия, в которых на некотором расстоянии от края диффузионных шин располагаются низкоомные области того же типа проводимости, что и подложка. Другие параллельные проводящие шины располагаются перпендикулярно диффузионным, пересекают их в месте отверстия над низкоомными областями и лежат на диэлектрическом покрытии, которое над низколегированной областью имеет толщину 0,05-0,15 мкм,Высоколегированная подложка служит общей стоковой областью для всехприборов. Расположенные параллельно диффузионные шины являются общей затворной областью, используемой как разрядные шины, Другие проводящие шины, пересекающие диффузионные являются числовыми шинами. В местепересечения этих шин и тонкого диэлектрика образуется емкость хранения динамической ячейки памяти,приэтом низкоомная областа являетсяистоком ячейки памяти,Недостатком такого матричного накопителя является то, что хотя размеры ячейки определяются площадью 15пересечения числовой и разрядной шин,но при этом требуется дополнительная площадь для создания истоковойобласти, лежащей внутри диффузионной шины. 20Наиболее близким к предлагаемомуявляется матричный накопитель постоянного запоминающего устрЪйства,содержащий полупроводниковую подложку,первые проводящие слои, являющиесястоками и истоками МДП-транзисторов,над которыми расположено диэлектрическое покрытие с локальными областями тонкого диэлектрика между стоковыми и истоковыми областями, Вторые проводящие слои располагаются перпендикулярно первым, лежат над областями тонкого диэлектрика, образуя в этом месте затвор МДП-транзистора, и могут иметь отверстие надэтими областями, не образуя затвора МДП-транзистора.Поскольку требуется создание межсоединений между стоковыми, истоковЪми и затворными областями, площадь ячейки данного матричного накопителя зьИчителъно велика.Целью изобретения является повышение степени интеграции матричного накопителя ПЗУ.45Поставленная цель достигается тем, что в матричный накопитель для ПЗУ, содержащий полупроводниковую подложку, на поверхности которой распол 9 жен диэлектрический слой, на поверхности которого расположены взаимно пересекающиеся и изолированныедруг от друга числовые и разрядные шины, введены области диэлектрика и расположенные на поверхности полупровоцниковой подложки в диэлектрическом слое под соответствующими пересечениями чнс.нов.:, н разрядных шин области понун р;и. впик, на соответствующих участках поверхности которых размещены с зазором области диэлектрика, на поверхности которыхрасположены соответствующие числовыешины, а на поверхности областей полупроводника в зазоре расположены соответствующие разрядные шины.Кроме того, для обеспечения мно-.гократной записи информации, область диэлектрика выполнена двухслойной, например, из двуокиси кремния толщиной 1,5-2,5 нм и нитридакремния толщиной 50-100 нм.На фиг. 1 показана конструкцияматричного накопителя; на фиг. 2 -разрез А-А на фиг, 1; на фиг. 3конструкция перепрограммируемойячейки памяти; на фиг4 - электрическая схема,Матричный накопитель содержитнизкоомную полупроводниковую подлож"ку 1 (общий сток всех транзисторов),диэлектрический слой 2, низколегированные области полупроводника 3(области каналов транзисторов), об-ласти диэлектрика 4, числовые шины5, изолированные диэлектриком 6 отразрядных шин 7 и соединенные в области 8 (сток отдельного транзистора)с полупроводниковыми областями 3 илилежащие в области 9 на диэлектрическом слое 2.Элемент памяти образуется в месте пересечения числовых 5 и разрядных 7 шин. Для обеспечения многократйой записи информации областьдиэлектрика выполнена двухслойной(4 а, 46, фиг.2)П р и м е р. Матричный накопитель содержит кремниевую подложкус объемным сопротивлением 0,01 Ом фсмтолщиной 250 мкм, диэлектрическийслой из Б 10 толщиной 1,5 мкм,области 81 полупроводника с объемным сопротивлением 100 Ом см толщиной 1,5 мкм, числовые и разрядные шины в виде полос из поли толщиной 0,5 мкм с поверхностнымсопротивлением 30 Ом/см, изолированные друг от друга слоем ЯОтолщиной 0,2 мкм, области диэлектрика из 810 толщиной О, мкм,Считывание информации осуществляется подачей потенциала на числовую шину (фиг, 4). В зависимостиот этого потенциала на усилительсчитывания поступает напряжение,соответствующее "0" нли "1". ;ля вывах т 10К,35 бора ячейки памяти одновременно на шины 5 и 7 подают напряжение. Невы- бранная ячейка памяти, соответствующая состоянию "1", имеет максимальное сопрртивление, соответствующее условию полного объединения канала транзистора (около 10 Ом),Для9 этого на шине 3 поддерживают нулевое напряжение. Сопротивление же 10 ячейки памяти, соответствующей состоянию "0", значительно больше вне зависимости от напряжения на шине 5, так как это сопротивление слоя окисла толщиной около 1,5 мкм. , 15При считывании "1" на шину 5 подается, напряжение 5 В, переводящее слой кремния под этой шиной в режим обогащения и уменьшения сопротивления этого слоя до 10 Ом. При этом 20 нагрузка должна иметь сопротивление в 5-10 раз больше, чтобы на образовавшемся делителе нагрузочное сопротивление - открытый транзистор обрабатывался уровень напряжения, соответствующий "1". Условие помехозащищенности такой матрицы можно выразить следующим неравенством: ах1 1, или где ш - число ячеек на шине,т.е. когда на шине 7 все ячейки "1",за исключением одной "0"-ячейки,для исключения ложного считывания 40"1" при считывании "0"-ячейки необходимо ограничивать максимальное число ячеек на шине 7. В нашем случае иО,При обеспечении многократной записи информация хранится в виде заряда на границе раздела двух диэлектрических слоев.Запись информации в выбраннуюячейку осуществляют, подавая нашину 5 пороговое напряжение записи(оксло 5 В), а на шину 7 - нулевоенапряжение. Для того, чтобы не былозаписи во все другие ячейки шины 5,на все другие шины 7 подается напряжение около 5 А, которое уменьшаетразность потенциалов между затворной ниной и подложкой. При этом осуществляется зарядка границы разделадиэлектриков таким количеством заряда., чтобы сна соответствовала напряжению около 5 В.При считывании к шинам 5 прикладывают нулевое напряжение, которое переводит ячейки с незаряженным диэлектриком в состояние с максимальнымсопротивлением, а ячейки с заряженным диэлектриком в состояние с минимальным сопротивлением. На все ос -тальные шины 5 подается напряжениеВМатричный накопитель позволяетсоздать ПЗУ с размерами за;оминающего элемента не более 1 Ох 0 мкм, свременем выборки не более 10 нс инизкой мощностью потребления. Таксевысокое быстродействие получаетсяблагодаря более высокой подвижности, получаемой в конфигурации сперпендикулярным током, где носителиперемещаются в массе кремния, а невдоль поверхности, как в стандартныхОП в прибор.144489 ель Н. Кува ед М.Дидык Состав Коррект Редакт е авцов Рыбчен КНТ ССС Производственно-издательский комбинат "Патент" арина, 1 ул. Заказ 706 Подписи ВЯИИПИ Государственного комитета п енням и открытиям пр113035, Москва, Ж- кая наб., д. 4/5