Умножитель частоты повторения импульсов

О П И С А Н И Е п 11 436444ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскиХ Социалистических Республик. Н 031 23/00 Гасударственный комитет Совета Министров СССР па делам изобретений и открытий(71) Заявитель 54) УМНОЖИТЕЛЬ ЧАСТОТЫ ПОВТОРЕНИЯ ИМПУЛЬ сов.Умносодержстоты,ЗО гистры китель частоты повторения имит счетчик 1 импульсов эталопервый и второй запоминаю 2 и 3, делитель частоты 4,пульсов ной чащие репервую,Изобретение относится к области кодирования и преобразования информации.Известны умножители частоты повторения импульсов, содержащие делитель опорной частоты, счетчик импульсов поделенной опорной частоты, счетчик импульсов опорной частоты, запоминающий регистр и схему сравнения кодов.Однако в известных умножителях с увеличением коэффициента умножения увеличивается относительная погрешность преобразования частот и уменьшается диапазон умножаемых частот.С целью увеличения точности умножения и расширения диапазона умножаемых частот в предлагаемом умножителе частоты повторения импульсов параллельные входы счетчика импульсов эталонной частоты подключены через первую группу вентилей переноса кодов ко входам первого запоминающего регистра, а через вторую группу вентилей переноса кодов и через первую схему ИЛИ - ко входам второго запоминающего регистра, выходы которого соединены со входами второй схемы ИЛИ и со входами ввода кодов числителя делителя частоты, подключенного входами ввода кодов знаменателя к шинам установки кодов коэффициентов умножения умножителя, счетным входом через один из входов первой схемы И - к источнику эталоннои частоты, первым выходом - к выходу умножителя, а вторым выходом - ко входу приема команды Гашение второго запоминающего регистра и через элементы за держки - к управляемым входам третьейгруппы вентилей переноса кодов и ко входу приема команды Гашение первого запоминающего регистра, связанного параллельными выходами через третью группу вентилей 0 переноса кодов через первую схему ИЛИсо входами приема кодов второго запоминающего регистра и через схему ИЛИ - НЕ с первыми входами второй и третьей схем И, вторые входы которых подключены к выходу 15 схемы привязки импульсов эталонной частоты к асинхронному сигналу, при этом выход второй схемы ИЛИ подключен к третьему входу второй схемы И, ко второму входу первой схемы И и через схемы НЕ - к 20 третьему входу третьей схемы И, а выходывторой и третьей схем И подключены соответственно к управляемым входам первой и второй групп вентилей переноса кодов,На чертеже приведена функциональная схе ма умножителя частоты повторения импуль50 б 0 где Рвыхг: вх вторую и трстью группы вентН 5 - 7 переноса кодов, нервуо и вторую схемы ИЛИ 8 и 9, первую, вторую и третью схемы И 10 - 12, схему ИЛИ - НЕ 13, схему НЕ схему 15 привязки импульсов эталонной частоты к асинхронному сигналу, элементы задержки 16 - 19, входы 20 вводов кодов числителя и входы 21 ввода кодов знаменателя.Предлагаемый умножитель работает следующим образом.Импульсы умножаемой частоты поступают на вход схемы 15 привязки импульсов эталонной частоты к асинхронному входному сигналу, На выходе схемы 15 с каждым входным импульсом со сдвиго: на интервал вре- мени появляется импульс, совпадающий во времени с одним из импульсов эталонной частоты, поступающей на вход счетчика импульсов эталонной частоты.Выходной импульс схемы 15 через элемент задержки 16 поступает на входы схем И 11 и 12,К моменту появления импульса на выходе элемента задержки 16 первый запоминающий регистр 2 находится в нулевом состоянии, а во втором запоминающем регистре 3 находится число, равное Р,7 где Р; - импульсы эталонной частоты; Т; - длительность предыдущего -го периода входной частоты Рвх (Рвх аСИНХроННЫЙ ВХОДНОЙ СИГНаЛ). С выходов схемы ИЛИ - НЕ 13 и ИЛИ 9 на входы схем И 11 и 12 и на вход схемы НЕ 14 поступа 1 от потенциалы, соответствующие коду 1. Делитель частоты 4 находится в рабочем состоянии, схема И 11 подготовлена, а схема И 12 нс подготовлена к реализации логической операции И.Импульсный сигнал, появившийся на выхо. де элемента задержки 16, через схему И 11 поступает на управляемые входы первой группы вентилей 5 переноса кодов, вследствие чего в первый запоминающий регистр 2 записывается код числа Р, Т;+ь Этот же сигнал через элемент задержки 17 поступает на вход установки в ноль счетчика импульсов. Для обеспечения переноса кодов без искажений время задержки элемента 16 выбирается большим длительности переходных процессов в счетчике импульсов. Суммарная задержка элементов 16 и 17 должна быть меньшей длительности периода эталонной частоты,Делитель частоты 4 реализует дробныйРкоэффициент деления - )1, причем через каждыс Р импульсов, поступающих на вход делителя частоты 4, на втором выходе Гвых, появляется импульс, а на его первый выход Рвыхпроходит 0 импульсов. Частота на втором 15 20 25 30 35 40 4Со второго выхода делителя частоты 4 им. пульсы поступают на вход приема команды Гашение второго запоминающего регистра 3 и далее через элементы задержки 18 и 19 - на управляемые входы второй группы вентилей 6 переноса кодов и на вход приема команды Гашение первого запоминающего регистра 2. Длительность переходных процессов управляемого делителя и время задержки элементов 18 и 19 в сумме должны быть меньше периода эталонной частоты. Так как умножитель построен на принципе предварительного измерения периодов умножаемой частоты с последующим использованием результатов измерений для образования выходной частоты, то импульсы со второго выхода делителя частоты 4 поступают с запаздыванием относительно импульсов умножаемой частоты. Время запаздывания определяет фазовый сдвиг между импульсами входной и выходной частот и зависит от тенденции и скорости изменения умнокаемой частоты.Для умножаемых частот с постоянным периодом повторения импульсов фазовый сдвиг является постоянным, и импульсы на втором выходе делителя частоть 1 4 появляются раньше, чем импульсы окончания измерения последующих периодов умпожаемой частоты, при этом в паузе между импульсами эталонной частоты последовательно производятся Гашение второго запоминающего регистра 3, перенос числа из первого запоминающего регистра 2 во второй запоминающий регистр 3 и Гашение перьвого запоминающего регистра 2. Так как Р=- сопз 1, то содержимое второго запоминающего регистра 3 не изменяется (при условии пренебрежения погрешностью дискретности).Коэффициент деления делителя частоты 4 будет соответствовать значениюР РэК= - =0 Рвх и, следовательно, средняя частота повторенияимпульсов на первом выходе делителя частоты 4 равна Импульсы на втором выходе делителя частоты 4 появляются раньше, чем импульсы окончания измерения последующих периодов умножаемой частоты и в том случае, когда на вход умножителя поступают импульсы с переменной частотой, характер изменения периодов которой удовлетворяет условие7,- Т, + Тс,1 э - время запаздывания импульсов навтором выходе управляемого делителя частоты 4 относительно импульсов умножаемой частоты;Ть Т;+, - периоды умножаемой частоты.где ьт=Г(У),65 Средняя частота повторения импульсов напервом выходе делителя частоты 4 равнаживых, = Тв а на втором выходеВЫХОД: ВХ В случае проявления тенденции к понижению умножаемой частоты по мере уменьшения входной частоты фазовый сдвиг между импульсами умножаемой частоты и импульсами, поступаюгцими со второго выхода делителя частоты 4, уменьшается; когда он становится меньше периода умножаемой частоты, импульсы на втором выходе делителя появляются раньше, чем в первый запоминающий регистр 2 записываются числа, соответствующие измеренным значениям последующих периодов умножаемой частоты. В этом случае после Гашения второго запоминающего регистра 3 и до прихода очередного импульса умножаемой частоты делитель частоты 4 находится в нерабочем состоянии, первая схема И 11 неподготовлепа, а вторая и третья схемы И 10 и 12 подготовлены к выполнению логических операиий И. Очередной импульс умножаемой частоты через третью схему И 12 поступает на управляемые входы третьей группы вентилей 7 переноса кодов, вследствие чего во второй запоминающий регистр 3 записывается содеркимое счетчика 1, а на выходе второй схемы ИЛИ 9 появляется потенциал, соответствующий коду 1.Импульсы эталонной частоты начинают поступать через вторую схему И 10 на вход делителя частоты 4. В момент, когда фазовый сдвиг становится меньше периода умножаемой частоты, частота повторения импульсов на втором выходе делителя частоты 4 равнаГ=Т;+ ЬТ а на первом выходер 0ВЫХу - , 1 где ЬТ - приращение периодов умножаемой частоты. При проявлении тенденции к повышению умножаемой частоты по мере уменьшения длительности периодов умножаемой частоты фазовый сдвиг между импульсами умножаемой частоты и импульсами, поступающими со второго выхода делителя частоты 4, увеличивается. В момент времени, когда фазовый сдвиг станет больше двух периодов умножаемой частоты, очередной импульс умножаемой частоты появится на входе умножителя раньше, чем произведется перезапись кода из первого запоминающего регистра 2 во второй запоминающий регистр 3. 5 10 15 20 25 30 35 40 45 50 55 60 Во втором запоминающем регистре 3 содержится код числа Р,Ть а в первом запоминающем регистре 2 - код числа Е,Т 1 ь поэтому первая и третья схемы И 11 и 12 неподготовлены к выполнению логической операции И. Импульс, поступающий на вход умножителя, совпадает во времени с момента окончания отс,ета+ 2-го и началом отсчета +3-го периодов умножаемай часто 1 ы. Этот импульс поступает только на вход установки в 0 счетчика 1.В момент окончания процесса преобразования делителем частоты 4 с-го периода умножаемой частоты на втором выходе делителя частоты 4 появляе;ся импульс, вследствие чего последовательно производится Гашсцие второго запоминающего регистра 3, перезапись кода числа ГТ;+ из первого запоминающего регистра 2 во второй запоминающей регистр 3 и Гашение первого запоминающего регистра 2. Потенциал, соответствующий коду 1 и поступающий с выхода схемы ИЛИ - г 1 Е 13, подготавливает первую схему И 11 к выполнению логической операции, Импульс окончания +3-го периода умножаемой частоты через первую схему И 11 поступает на управляемые входы первой группы вентилей 5 переноса кодов, вследствие чего в первый запоминающий регистр 2 записывается код числа ГТ 1+з В момент окончания отработки делителем частоты 4+ 1-го периода и начала отработки + 3-го периода умножаемой частоты фазовый сдвиг между умножаемой частотой и частотой, поступающей со второго выхода делителя частоты 4, скачком уменьшается до значения меньшего, чем два периода умножаемой частоты.В случае, когда после первого скачкообразного изменения фазового сдвига, изменение умножаемой частоты сохраняется прежней, скачкообразные изменения фазового сдвига повторяются, причем частота повторения скачков зависит от скорости изменения умножаемой частоты и увеличивается с увеличением последней,Скачкообразное изменение фазового сдвига на выходах делителя частоты 4 проявляется в том, что один из периодов частоты, поступающей со второго выхода делителя частоты 4, скачкообразно уменьшается и соответственно в течение временного интервала, равного длительности этого периода, частота на первом выходе делителя частоты 4 увеличивается.Относительная погрешность преобразования частоты и диапазон умножаемых частот не зависит от коэффициентов умножения ча- стоты;а=0, +1, - 1,эРВх где 6 - относительная погрешность преобра зования частоты:436444 в - случайная величина, определяющаяпогрешность дискретности измерения периодов умножаемой частоты.Верхний предел умножаемых частот ограничен заданной относительной погрешностью преобразования частоты и быстродействием логических элементов умножителямакс эмакса вк исак -- иакс Умножитель частоты повторения импульсов, содержащий счетчик импульсов эталонной частоты, выходы которого подключены ко входам первого запоминающего регистра, и делитель частоты, отличающийся тем, что, с целью увеличения точности умножения, параллельные выходы счетчика импульсов эталонной частоты подключены через первую группу вентилей переноса кодов ко входам первого запоминающего регистра, а через вторую группу вентилей переноса кодов и через первую схему ИЛИ - ко входам второго запоминающего регистра, выходы которого соединены со входами второй схемы ИЛИ и со входами ввода кодов числителя Составитель Т, Афанасьевац Редактор Т, Морозова Техред Т. Курилко Корректор Л Орлова исное Типография, пр. Сапунова,Предмет изобретения делителя частоты, подключенного входами ввода кодов знаменателя к шинам установки кодов коэффициентов умножения умножителя, счетным входом через один из входов пер вой схемы И - к источнику эталонной частоты, первым выходом - к выходу умножителя, а вторым выходом - ко входу приема команды Гашение второго запоминающего регистра и через элементы задержки - к уп равляемым входам третьей группы вентилейпереноса кодов и ко входу приема команды Гашение первого запоминающего регистра, связанного параллельными выходами через третью группу вентилей переноса кодов и че рез первую схему ИЛИ - со входами приема кодов второго запоминающего регистра и через схему ИЛИ - НЕ - с первыми входами второй и третьей схемы И, вторые входы которых подключены к выходу схемы 20 привязки импульсов эталонной частоты касинхронному сигналу, при этом выход второй схемы ИЛИ подключен к третьему входу второй схемы И, ко второму входу первой схемы И и через схему НЕ - к 25 третьему входу третьей схемы И, а выходывторой и третьей схем И подключены соответственно к управляемым входам первой и второй групп вентилей переноса кодов,аказ 3436/13 Изд.1837 Тираж 811 П ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д. 4/6