Накапливающий сумматор

СОЮЗ СОВЕТСКИСОЦИАЛИСТИЧЕСНРЕСПУБЛИК ггг гг 9 г Р 7/50 15 гг 4 ТЕНИЯ ИСАНИЕ лугг 11.ФгА ЛЬСТ К АВТОРт оиств ьных У 31 п 8)етельство СССРР 7/50, 1984,ельство СССРР 7/50, 1985. вто(54) НА то ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ КАПЛИВА 10 ЩИИ СУММАТОР(57) Изобретение может быть использовано в цифровой вычислительной технике и в устройствах цифровой автоматики. Цель изобретения состоит в упрощении устройства за счет сокращения числа логических элементов, на основе которых построен сумматор. Накапливающий сумматор содержит два КЯ- триггера, пять логических элеменв И 3-7, два элемента ИЛИ 1 и 2, три элемента НЕ 8-10. Операция сложения с приемом кода второго слагаемого выполняется за три в акта (под ы ус р а по,нимается дл ь исполнителимпульсов, поступающих на шины у -равления работой сумматора). По первому такту выполняется прием кодавторого слагаемогоВторой временнойтакт отводится для Формирования ираспространения максимального сквозного переноса, По третьему временномутакту формируется и заносится ворой КЯ-триггер результат сложениядвух двоичных чисел. 11 ри этом результатсложения заносится в те же триггеры,в которых хранится код первого слагаемого. Для исключения неопределенности значение потенциала переносаданного разряда искусственно поддерживается за счет поступления сигнала вцепь переноса, если триггер устанавливается в 0, и за счет запрета распространения сигнала переноса в старший разряд за счет выключения элемента И цепи сквозного переноса, еслитриггер устанавливается в "1". 2 ил.(2) (3) С Р; (А;Р.,) Изобретение относится к цифровой вычислительной технике и предназначено для использования в составе процессоров ЭВМ и устройство цифровой авто 5 матики.Цель изобретения - упрощение сумматораНа фиг.1 представлена функциональная схема двух разрядов накапливающе О го сумматора; на фиг.2 - временные диаграммы работы предлагаемого сумматора. Каждый двоичный разряд сумматора (фиг.1) содержит элементы ИЛИ 1 и 2, элементы И 3-7, элементы НЕ 8-10, КЯ-триггеры 11, 12, вход 13 переноса, из младшего разряда, вход 14 сложения, вход 15 разрешения записи операндов, вход 16 приема кода в данный разряд.Рассмотрим работу сумматора при выполнении операции сложения двух чисел, представленных в двоичном коде. 25 Будем считать, что код первого слагаемого хранится в триггерах 11, а код второго слагаемого поступает в триг" геры 12 по шинам 16.По первому временному такту (,) 30 выполняется элементарная операций (ЭО) приема кода второго слагаемого, Для выполнения этой ЭО на вход 15 подается исполнительный импульс. Если на входе 16 присутствует высокий (низкий) потенциал, соответствующий коду "1", то исполнительный импульс через элемент И 7 поступает на 1.Я- вход триггера 12 и устанавливает его в единичное состояние, Если на вхо" 40 де 16 отсутствует высокий (низкий) потенциал, что соответствует коду "0", то триггер 12 сохраняет или устанавливается в нулевое состояние.После переключения триггера 12 в период второго временного такта (С ) начинает формироваться потенциал сквозного переноса, В каждом разряде сумматора во время такта потенциал переноса формируется в соответствии со следующим логическим выражением:Р, = (Р;,Ч А;) (В,ч К;Ч К;.,А;)Я (1)- перенос, выработанный в 1-ом рязряде;5 - перенос, выработанный в младшем разряде; значение операндов 1-го разряда;К Я; - значение сигналовна нулевом и единичном входах триг.гера 11,Из соотношения (1) видно, что разрядный перенос вырабатывается в техразрядах сумматора, в которых триггеры 11 и 12 находятся в единичном состоянии, Потенциал переноса, выработанный в младшем разряде, проходитчерез 1."й разряд только в том случае,если в рассматриваемом разряде триггеры 11 или 12 находятся в единичномсостоянии. При этом потенциал переносаможет распространяться по цепи элементов ИЛИ 1, И 3 или по цепи И 4,ИЛИ 2, И 3.По истечении второго временноготакта, равного времени максимальногосквозного переноса, данного сумматора, выполняется временной такт,завер-,шающий операцию сложения,В период третьего временного такта(С ) обеспечивается сохранение значе"ния потенциала переноса, сформирован-,ного па в,данном разряде, и формирование значения суммы в триггере 11. Сохранение значения потенциала переноса в предложенном сумматоре до"стигается за счет наличия связей Я"и К-входов триггера 11 с элементамиформирования потенциала сквозного переноса. Так, например, если триггер 11за счет импульса сложения, поступившего на вход 14, устанавливается в"1", то этот же импульс еще до переключения триггера 11 и ИЛИ 2 поступает на вход НЕ 10 и запрещает прохождение потенциала переноса через И 3данного разряда.В том случае, если триггер 11 поС устанавливается в нулевое состояние, то за счет передачи импульса,поступившего на Я-вход триггера 11,через ИЛИ 2 на вход И 3, обеспечивается сохранение потенциала переносаи после переключения триггера 11 внулевое состояние,Значение суммы в 1-ом разряде сумматоров формируется в соответствиисо следующими логическими выражениями141где й - сигнал выполнения операциизсложения, поступивший навход 14.После завершения третьего времен" ного такта операция сложения закончена, Результат суммирования кодов двух чисел хранится в триггерах 11. В триггерах 12 хранится код второго сла" гаемого. При необходимости сумматор позволяет выполнить и многократное сложение один раэ принятого в регистр кода второго слагаемого.,формула изобретенияНакапливающий сумматорсодержащий в каждом разряде первый и второй КЯ- триггеры, первый и второй элементы ИЛИ, первый, второй, третий, четвер-. тый и пятый элементы И, первый и второй элементы НЕ, причем в каждом раз" ряде первый и второй входы первого элемента И соединены соответственно с входом разрешения записи операндов в устройство и входом соответствующего .разряда, выход этого элемента И подключен к Б-входу первого триггера, первые входы второго и третьего элементов И связаны с входом разрешения сложения, вторые входы этих элементов соединены с входом и выходом первого элемента НЕ соответственно, выход второго элемента. И подключен 8705к К-входу второго триггера и первому входу первого элемента ИЛИ, выходтретьего элемента И соединен с Бвходом второго триггера и входом второго элемента НЕ, единичный выходвторого триггера соединен с вторымвходом первого элемента ИЛИ, первыйвход второго элемента ИЛИ соединен свходом переноса младшего разряда сумматора, выходы первого и второго элементов ИЛИ соединены с первым итретьим входами пятого элемента И,второй вход которого связан с выходом 15 второго элемента НЕ, а выход пятогоэлемента И является выходом переносаданного разряда сумматора и,соединенс входом первого элемента НЕ, о тл и ч а ю щ и й с я тем, что, с 2 О целью упрощения сумматора, в каждыйего разряд введен третий элемент НЕ,при этом единичный выход первого тоиг"гера соединен с первым входом четвертого элемента И и вторым входом второ го элемента ИЛИ, второй вход четвертого элемента И соединен с входом переноса из младшего разряда сумматора,а выход этого элемента И связан стретьим входом первого элемента ИЛИ Зо и входом третьего элемента НЕ выходкоторого подключен к третьему входувторого элемента И, выход второго эле"мента ИЛИ соединен с третьим входомтретьего элемента И.141805 Составитель М.Есениндактор Г.Волкова Техред И, Берес рректор Н.Корольт каз 4154/46В Тираж 704 НИИПИ Государств по делам изобр 3035, Москва, ЖПодписи ного комитетаений и открыты кая наб.,а Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная