Номер патента: 1410022

Авторы: Комаров, Моторин, Теленков

ZIP архив

Текст

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК О 2 4 СО Е ИЗОБРЕТЕНИ П б Комаров СР 2,ьст /50 ик ДНЫЙ СУММАТОРие относитсятельной техниповышение надвключения(54) ОДНОРАЗР (57) Изобрете тике и вычисл иэобретениясумматора за ома Цельостипей ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТКРЫТИ СКОМУ СВИДЕТЕЛЬСТ 1) 4076287/24-24(56) Авторское свидетУ 1105887, кл, С 06 РЗаявка ЕПВ У 01110кл, С 06 Г 7/50, опуб1 формирования парафазных сигналов.Одноразрядный сумматор содержитшесть элементов И-ИЛИ-НЕ 1-6, триэлемента НЕ 7, 8 и 9, входы 10, 11прямого и инверсного сигналов переноса сумматора, входы 12, 13 прямо"го и инверсного сигналов данного первого операнда сумматора, входы 13,15 прямого и инверсного сигналов дан"ного разряда второго операнда сумма"тора, выходы 16, 17 соответственнопрямого и инверсного значений суммыданного разряда сумматора, выходы 18,19 соответственно прямого и инверсного сигналов переноса сумматора,1 ил.Изобретение относится к вычислительной технике, в частности к арифметическим устройствам на КМДП-транзисторах.Цель изобретения - повышение надеж 5ности сумматора за счет включения цепей формирования парафазных сигналовсуммы и переноса,На чертеже представлена функциональная схема одноразрядного сумматора,Одноразрядный сумматор содержитшесть элементов И-ИЛИ-НЕ 1-6, триэлемента НЕ 78 и 9, входы 10, 11 15соответственно прямого и инверсногосигналов переноса сумматора, входы12, 13 соответственно прямого и инверсного сигналов данного разрядапервого операнда сумматора, входы 2014, 15 соответственно прямого и инверсного сигналов данного. разрядавторого операнда сумматора, выходы16, 1 соответственно прямого и инверсного сигналов суммы данного раз 25ряда сумматора, выходы 18, 19 соответственно прямого и инверсного сигналов переноса сумматора,Одноразрядный сумматор работаетследующим образом. 30Исходное состояние (до поступления на сумматор информации) следующее; на входах 12 и 13 первого ивходах 14 и 15 второго операндов имеются синфазные уровни лог "1", навходах 10 и 11 сигналов переноса -35синфазные уровни лог, "О", При этомна выходах элементов НЕ 7 и 8 формируются уровни лог, "1", поступающие наэлементы И-ИЛИ-НЕ 5 и 6, на выходе,элемента И-ИЛИ-НЕ 1 формируется уровень лог, "0", который поступает навходы элементов И-ИЛИ-НЕ 3 и 4, навыходе элемента И-ИЛИ-НЕ 2 формирует-дся уровень лог, "0", который поступает на входы элементов И-ИЛИ-НЕ 3 и 4и элемент НЕ 9, на входе которогоформируется уровень лог, "1", которыйпоступает на входы элементов И-ИЛИ-НЕ5 и 6, при этом на выходах элементовИ-ИЛИ-НЕ 3 и 4 формируются синфазныеуровни лог. "1", а на выходах логических элементов И-ИЛИ-НЕ 5 и 6 - син,фазные уровни лог. "0", Таким образом, исходное состояние асинхронногосумматора следующее; на входах опе 55рандов (12, 13 и 14, 15) - синфазныеуровни лог, "1", на входах сигналовпереноса 10, 11 - синфазные уровни лог. "0", при этом на выходах суммы 16, 17 - синфазные уровни лог, "1", а на выходах сигналов переноса 18, 19 - синфазные уровни лог. "0",Этап обработки информации начинается с момента поступления на входы асинхронного сумматора парафазных сигналов. При этом наличию входного переноса соответствует состояние уровней "1" и "0" на входах 10 и 11, а отсутствию переноса - состояние уровней "0" и "1". Формирование на входах 121 13 и 14, 15 уровней "1" и "0" ("0" и "1") свидетельствует о поступлении единичной (нулевой) информации. Соответственно и наличие уровней "1" и "0" ("0" и "1") на выходах суммы 16, 17 и на выходах переноса 18, 19 свидетельствует о формировании единичной (нулевой) суммы и о наличии (отсутствии) выходного сигнала переноса.Сводная таблица истинности выглядит при этом следующим образом. Рассмотрим работу асинхронного сумматора на конкретном числовом примере. Первый операнд равен "1", второй операнд - "0", входной перенос - "1", При этом на входы 12, 13 поступают уровни "1", "0", на входы "1", "О", Выход элемента И-ИЛИ-НЕ 1 остается в исходном состоянии лог, "0", а выход элемента И-ИЛИ-НЕ 2 переключается в лог, "1" и совместно с входом 10 равным лог, "1" формирует на выходе элемента И-ИЛИ-НЕ 3 (выход 16) уровень лог. "О". Уровни лог. "0" на входе 11 и выходе элемента И-ИЛИ-НЕ 1 подтверждают исходное состояние лог, "1" на выходе элемента И-ИЛИ-НЕ 4 (выход 17). Уровень лог. "0" на входе 11 и уровень лог. "1" на входе 12 подтверждают исходное состояние лог, "0" на выходе элемента И-ИЛИ-НЕ 6 (выход 19). Переключение выхода элемента И-ИЛИ-НЕ 2 в лог. "1" вызывает переключение элемента НЕ 9 в лог, "0", а переключение входа 10 в лог. "1" вызывает переключение элемента НЕ 7 в лог, "0", при этом на выходе элемента И-ИЛИ-НЕ 5 (выход 18) формируется уровень лог, "1". Таким образом, на выходах суммы 16, 17 имеем уровни "0", "1", а на выходах переноса 18, 19 уровни "1", "0", т,е, сумма равна "0", пеТ Т Б, Я Р Р 12 13 14 15 16 17 18 19 1 1 0 . 0 10 11 0 1 1 1 . 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 1 1 О 14100ренос равен "1", В рассматриваемомпримере с разньии операндами переносформируется через три логических элемента. При одинаковых операндах асинхронный сумматор Формирует перенос5через один логический элемент, поскольку нет необходимости дожидатьсявходного переноса и результата суммирования. Сумма Формируется всегдачерез два логических элемента,Для Формирования сигналов суммы6, 17 необходимы парафазные сигналы на входах первого операнда12, 13, второго операнда 14,15 и входах переноса 10, 11. Парафазные сигналы означают, что информацияна входе истинная. При отсутствии любой из парафаз выходы суммы 16 и 17будут находиться в состоянии "1","1", что означает результат не сформирован, Аналогично Формируется перенос Различие лишь в том, что приотсутствии любой из парафаз, выходыпереносов будут находиться в состоянии "0", "0" за исключением случая,когда операнды равны, на входах операндов парафазные сигналы, то переносформируется независимо от того, естьли парафазный сигнал на вхоцах пере 30носа или нет (ускоренный перенос),Формула изобретения Одноразрядный сумматор, содержащий в каждом разряде первый и второй элементы ИЛИ-НЕ и первый и второй элементы НЕ, причем выход первого элемента И-ИЛИ-НЕ является первым выходом40 прямого сигнала переноса сумматора, выход первого элемента НЕ.подключен к первым входам первого и второго элементов И-ИПИ-НЕ, а выход второго элемента НЕ соединен с вторым входом вто 45 рого элемента И-ИЛИ-НЕ,о т л и ч а ю - Ъ щ и й с я тем, что, с целью повышения надежности сумматора за счет включения цепей Формирования параФазных сигналов суммы и переноса,он содержит в каждом разряде третий,четвертый. пятый и шестой элементы И-ИЛИ-НЕ и третий элемент НЕ, выходкоторого подключен к второму входупервого элемента И-ИЛИ-НЕ, вход прямого сигнала переноса сумматора соединен с первьы входами третьего ичетвертого элементов И-ИЛИ-НЕ, выходы которых соецинены соответственнос выходами прямого и инверсного сигналов суют данного разряда сумматора и входом второго элемента НЕ, входинверсного сигнала переноса сумматора соединен входом с входом третьегоэлемента НЕ, с вторыми входами третьего и четвертого элементов И-ИЛИ-НЕвход прямого сигнала данного разрядапервого операнда сумматора соединен с первыми входами пятого и шестого . элементов И-ИЛИ-НЕ и третьим входом . второго элемента И-ИЛИ-НЕ, четвертый вхоц которого соединен с входом прямого сигнала даннсго разряда второго операнда сумматора, вторьпи входами пятого и шестого элементов И-ИЛИ-НЕ, вход инверсного сигнала данного разряда первого операнда сумматора соединен с третьими входами первого,пятого и шестого элементов И-ИЛИ"НЕ,четвертые входы которых соединены с входом инверсного сигнала данного разряда второго операнда сумматора, выход пятого элемента И-ИЛИ-НЕ соединен с третьими входами третьего и четвертого элементов И-ИЛИ-НЕ, четвертые входы которых соединены с выходом шестого элемента И-ИЛИ-НЕ и входом первого элемента НЕ, выход второго элемента И-ИЛИ-НЕ соединен с выходом инверсного сигнала перено" са сумматора.1410022 Продолжение таблицы Входы Выходы А А В В С С 0 1 1 0 0 1 1 0 1 0 0 1 О 1 1 0 0 1 О 0 0 1 1 О/Примечание: А,С, Б, Р, Не А - первый операнд;В - второй операнд;С - входной перенос;Я - выходы суммы;Р - выходной перенос.используются комбинации:входах 14, 15 - "0", "О",на на на Составитель М, Есенина Техред Л.Олийнык Редактор А. Долинич Корректор М.Шароши Заказ 3481/45 Тираж 704 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Жу Раушская наб., д. 4/5

Смотреть

Заявка

4076287, 09.06.1986

ПРЕДПРИЯТИЕ ПЯ Р-6429

МОТОРИН АЛЕКСАНДР ИВАНОВИЧ, КОМАРОВ ЕВГЕНИЙ АЛЕКСАНДРОВИЧ, ТЕЛЕНКОВ ВЯЧЕСЛАВ ВИКТОРОВИЧ

МПК / Метки

МПК: G06F 7/50

Метки: одноразрядный, сумматор

Опубликовано: 15.07.1988

Код ссылки

<a href="https://patents.su/4-1410022-odnorazryadnyjj-summator.html" target="_blank" rel="follow" title="База патентов СССР">Одноразрядный сумматор</a>

Похожие патенты