Элемент задержки потенциальных сигналов

пщ 73 Б 68 ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Саюа Советских Социалистических Республик45) Дата опубликования описания 30,04.8(54) ЭЛЕМЕНТ ЗАДЕРЖКИ ПОТЕНЦИАЛЬНЫ СИГНАЛОВГосУдаРственный комитет (23) Приоритет Изобретение относится к импульсной технике и может быть использовано в формирователях импульсов, в частности для формирования задержанных импульсных сигналов. 5Известно устройство задержки потенциальных сигналов по авт, св.517151, содержащее элемент И - НЕ транзисторнотранзисторной логики, к одному из входовкоторого подключена времязадающая диодно-конденсаторная последовательная цепь,у которой анод диода, соединенный с конденсатором, подключен к эмиттерному входу логического расширения элемента,Одним из недостатком данного элемента 15задержки является увеличение сквозноготока (тока перекрытия) при переключенииэлемента из состояния логического О всостояние логическую 1. При этом токпитания устройства быстро растет, вызывая значительный выброс тока и выброснапряжения в шине питания относительноземли. Резкие выоросы тока в цепи питанияустройства в сочетании с выбросами напряжения значительно сокращают срок 25службы устройства и могут наводить напроводники, расположенные вблизи шиныпитания, паразитные сигналы, вызывающиеложные срабатывания устройства, что значительно ухудшает надежность работы элемента задержки,Другим недостатком элемента задержкиоявляется то, что он позволяст реализовать функцию задержки только прп одной полярности входного сигнала прп условии, что длительность входного сигнала будет превышать длительность выходного сигнала на величину задержки.Целью предлагаемого изобретения является повышение надежности устройстга за счет устранения тока перекрытия на выходе элемента задержки и расширение функциональных возможностей устройства путем реализации третьего логического состояния элемента выключено для произвольных уровней входных сигналов и реализации режима одновременной задержки и расширения входных импульсов.Поставленная цель достигается тем, что в элементе задержки. содержащем элемент И - -НЕ транзисторно-транзисторной логики, к одному пз входов которого подключена времязадаюгцая диодно-конденсаторная последовательная цепь, у которой анод диода, соединенный с конденсатором, подключен и эмпттерному входу логического расширения элемента И - НЕ, введены дополнительная времязадающая диодно-конденсаторная последовательная цепь и переменный резистор, подключенный параллельно конденсатору дополнительной времязадаю. щей цепи, а анод диода дополнительнойцепи соединен с коллекторным входом логического расширения элемента И - НЕ,На чертеже приведена принципиальная схема элемента задержки потенциальных сигналов.Элемент задержки состоит из элемента И - НЕ 1 транзисторно-транзисторной логики (очерченного пунктирной линией на чертеже), содержащего транзисторы 2, 3, 4, 5, резисторы б, 7, 8, 9, диод 10 и имеющего эмиттерный (Э) и коллекторный (К) выводы логического расширения, времязадающие конденсаторы 11, 12, диоды 13, 14 и переменный резистор 15.Элемент работает следующим образом.В исходном состоянии вход 1 б логического элемента 1 имеет низкий потенциал, а Выход 17 - высокий потенциал, что соответствует состоянию логической 1. 11 ри подаче положительного перепада напряжения на вход 1 б логического элемента 1 открывается транзистор 2, который затем открывает транзистор 3, Начинается заряд конденсатора 11 через резистор 7 и открытый транзистор 3. Прн этом на выходе 1 логического элемента 1 формируется третье логическое состояние вы 1(лючсно, таккак базовые выводы транзпсторов 5 и 4 шунтпрованы конденсатором 11 и оба эти транзисторы находятся одновремс 1 шо в закрытом состоянии.После заряда конденсатора 11 до потенциала отпирания транзистора 5, последний открывается, а транзистор 4 остается в закрытом сОстОянии. На евыхсде 1элемента 1 формируется отрицательный перепад напряжения, соответствующий состоянию лог. 0. При подаче отрицательного пере. пада напряжения на вход элемента 1 происходит разряд конденсатора 11 через открытьш диод 13, резистор 9 и базо-эмиттерный переход транзистора 5. При этом до окончания разряда конденсатора 11 транзистор 5 остается в открытом состоянии. При отсутствии дополнительно введенной времязадающей диодно-конденсаторной цепи (диод 14, конденсатор 12, резистор 15) одновременно с разрядом конденсатора 11 закрывались транзисторы 2 и 3 и открывался транзистор 4. Прн этом через последовательно включенные и одноьременно открытые транзисторы 4 и 5 будет протекать скзозной ток (ток перекрытия), уменьшающий надежность устройства.Для предотВращения режпма Возникновения тока перекрытия ьиедсны диод 14, конденсатор 12 и резистор 15. При закрытии транзисторов 2 и 3 на базовом Выводе транзистора 4 продолкаст сохраняться низкий уровень напряжения за счет заряда конденсатора 12 через резистор 7 и диод 14. Так как время заряда конденсатора 12 5 1 О 15 20 25 ЗО 35 40 45 50 55 60 значительно больше времени разряда конденсатора 11, то транзистор 5 закрывается при закрытии транзистора 4. С этого момента элемент задержки вторично находится в третьем логическом состоянии выключено, которое соответствует новой полярности входного сигнала. Это состояние сохраняется до момента заряда конденсатора 12 до потенциала отпирания транзистора 4, При этом на выходе 17 элемента формируется уровень напряженйя, соответствующий логической 1,Переменный резистор 15 служит для плавного регулирования продолжительности логического состояния выключенодля обоих полярностей входных сигналов и в качестве цепи разряда для конденсатора 12.Таким образом, суммарная задержка элемента возрастает на время логического состояния выключено, Регулируя длительность входных сигналов, на выходе логическогс элемента можно формировать:только логическое состояние выключено,задержанные импульсы с длительностью, меньшей длительности входных импульсов,задержанные импульсы с длительностью, большей длительности входных импульсов.При расширении импульсов время первого состояния выключено используется в качестве задержки элемента, а время второго состояния выключено используется в качестве приращения расширяемого импульса. Таким образом после окончания входного сигнала, изменения на выходе элемента произойдут спустя время на состоянке выключено, Варьируя длительностями входных импульсов и значениями номиналов времязадающих конденсаторов, можпо получать элемент задержки с различными функциональными возможностями.; странение токов перекрытия повышает надежность устройства, а расширение функциональных возможностей делает элемент задержки более универсальным, что позволяет расширить область его использования. Формула изобретения Элемент задержки потенциальных сигналов но авт. свид.517151, отличающи й ся тем, что, с целью повышения надежности и расширения функциональных Всзмсжнсстеи, в него введены дополнительная врсмязадающая диодно-конденсаторная последовательная цепь и переменный резистор, подключенный параллельно конденсатору дополнительной времязадающей цепи, а анод диода дополнительной цепи соединен с коллекторным входом логического расширения элемента И - НЕ,Корректор Л. Тарасова Редактор Е. Караулова Типография, пр. Сапунова, 2 Заказ 545/13 Изд. Ме 282 Тираж 995 11 одписное НПО Поиск Государственного комитета СССР по делам изобретений н открытий 113035, Москва, Ж.35, Раушская наб., д. 4/5